公开(公告)号：KR101561058B1

公开(公告)日：2015-10-16

申请号：KR1020090007516

申请日：2009-01-30

Applicant: 삼성전자주식회사

Inventor： 하태홍 ,  이준범 ,  정성희

IPC: H01L21/336 ,  H01L21/22

CPC classification number: H01L29/6656 ,  H01L21/823425 ,  H01L27/1052 ,  H01L27/11536 ,  H01L29/6653

Abstract: 본발명은반도체장치의제조방법에관한것으로서, 더욱구체적으로는셀 영역과주변회로영역을구비하는반도체기판에대하여트랜지스터의게이트구조를형성하고오프셋스페이서를형성한후, 상기오프셋스페이서를이용하여이온주입하고, 반도체기판및 게이트구조전면에대하여상호식각선택비를갖는제 2 물질의물질막과제 3 물질의물질막으로듀얼스페이서를구성하고, 상기듀얼스페이서를이용하여주변회로영역에이온주입하는단계를포함한다. 본발명의반도체장치의제조방법을이용하면, 별도의포토마스크추가없이우수한성능의반도체장치를간편하게제조할수 있는효과가있다.

公开(公告)号：KR100773353B1

公开(公告)日：2007-11-05

申请号：KR1020060093595

申请日：2006-09-26

Applicant: 삼성전자주식회사

Inventor： 하태홍 ,  윤종밀 ,  임훈 ,  조후성 ,  정재훈

IPC: H01L21/28

CPC classification number: H01L27/0688 ,  H01L21/743

Abstract: A semiconductor substrate having a substrate plug and a manufacturing method thereof are provided to improve an electric property of a semiconductor device by easily forming one body region of an active region with single crystal silicon. An isolation film(10) is formed on a semiconductor substrate(5), and two body regions(59,105) are deposited on an active region defined by the isolation film. Gate patterns(33,83,133) are formed on the active region and body regions. A buried insulating layer(42) is positioned between the active region and the selected body region to cover the isolation film. A protective insulation layer(93) is positioned between the selected active region and the other body region to cover the buried insulation layer. A bottom substrate plug(49) is disposed on the isolation film and the buried insulation layer, and a top substrate plug(99) is disposed on the protective insulation layer. First and second node plugs(78,128) connect the active region with the selected body region, and the selected body region with the other body region, respectively.

Abstract translation: 提供一种具有基板插头及其制造方法的半导体基板，通过用单晶硅容易地形成有源区的一个体区域来提高半导体器件的电性能。 隔离膜（10）形成在半导体衬底（5）上，并且两个体区（59,105）沉积在由隔离膜限定的有源区上。 栅极图案（33,83,133）形成在有源区域和主体区域上。 掩埋绝缘层（42）位于有源区域和所选择的体区之间以覆盖隔离膜。 保护绝缘层（93）位于所选择的有源区域和另一个体区域之间以覆盖掩埋绝缘层。 底部衬底插塞（49）设置在隔离膜和掩埋绝缘层上，顶部衬底插塞（99）设置在保护绝缘层上。 第一和第二节点插头（78,128）分别将活动区域与所选择的身体区域和所选择的身体区域连接到另一身体区域。

公开(公告)号：KR100697691B1

公开(公告)日：2007-03-20

申请号：KR1020050068296

申请日：2005-07-27

Applicant: 삼성전자주식회사

Inventor： 최윤호 ,  하태홍 ,  서정훈 ,  홍진기 ,  서정석 ,  박성근 ,  권현철

IPC: H01L21/205

CPC classification number: C23C16/4482

Abstract: 화학 기상 증착 공정을 위한 소스 가스 공급 유닛은 액체 소스를 수용하는 밀폐 용기를 구비한다. 제1 가스 공급관이 상기 밀폐 용기를 관통하여 상기 액체 소스에 잠기도록 구비되어 상기 액체소스를 버블링시켜 기체 소스를 생성하기 위해 불활성 가스를 공급하고, 제2 가스 공급관이 상기 밀폐 용기와 연결되도록 구비되어 상기 기체 소스를 반도체 제조 공정이 수행되는 공정 챔버로 공급한다. 차단부는 상기 밀폐 용기의 내부에 구비되고, 상기 버블링에 의해 상기 제2 가스 공급관으로 튀는 상기 액체 소스를 차단하여 상기 액체 소스가 상기 제2 가스 공급관에 들러붙는 것을 방지한다.

公开(公告)号：KR1020070013728A

公开(公告)日：2007-01-31

申请号：KR1020050068296

申请日：2005-07-27

Applicant: 삼성전자주식회사

Inventor： 최윤호 ,  하태홍 ,  서정훈 ,  홍진기 ,  서정석 ,  박성근 ,  권현철

IPC: H01L21/205

CPC classification number: C23C16/4482

Abstract: A source gas supply unit and a CVD(Chemical Vapor Deposition) apparatus with the same are provided to prevent a liquid source from being attached to a predetermined supply line by using a blocking part. A source gas supply unit includes a sealing container(110) for storing a liquid source, a first gas supply line, a second gas supply line and a blocking part. The first gas supply line(120) is installed through the sealing container. The first gas supply line is immersed in the liquid source. The first gas supply line is used for supplying a carrier gas capable of generating a gas source by bubbling the liquid source. The second gas supply line(130) is connected with an inner portion of the sealing container. The second gas supply line is used for supplying the gas source and the carrier gas to a process chamber. The blocking part(140) is installed in the sealing container. The blocking part is used for blocking a splashed liquid source due to the bubbling.

Abstract translation: 提供了一种源气体供给单元和具有该源气体供给单元的CVD（化学气相沉积）装置，以通过使用阻挡部件来防止液体源附着到预定的供应管线。 源气体供给单元包括用于存储液体源的密封容器（110），第一气体供应管线，第二气体供应管线和阻塞部件。 第一气体供给管线（120）通过密封容器安装。 将第一气体供给管线浸入液体源。 第一气体供给管路用于供给能够通过使液体源鼓泡而产生气体源的载气。 第二气体供给管线130与密封容器的内部连接。 第二气体供应管线用于将气体源和载气供应到处理室。 阻挡部件（140）安装在密封容器中。 阻塞部分由于起泡而用于堵塞飞溅的液体源。

公开(公告)号：KR1020030095526A

公开(公告)日：2003-12-24

申请号：KR1020020032769

申请日：2002-06-12

Applicant: 삼성전자주식회사

Inventor： 황덕성 ,  하태홍

IPC: H01L29/78

Abstract: PURPOSE: A method for manufacturing a high integrated semiconductor device using a halo implant process is provided to be capable of securing impurity implanting angle enough for restraining short channel effect. CONSTITUTION: After forming gates(104a,104b), and a source and drain region at a semiconductor substrate(100), the first photoresist layer, a metal layer having an excellent implant blocking effect, and the second photoresist layer are sequentially formed at the upper portion of the resultant structure. The second photoresist layer is partially removed by carrying out a photo etching process. Then, the metal layer is selectively removed by using the patterned second photoresist layer as an etching mask. An etch-back process is carried out at the resultant structure for selectively removing the first and second photoresist layer. A halo implant process is carried out at the resultant structure by using the metal layer pattern and the first metal layer pattern existing at the lower portion of the metal layer pattern as a mask.

Abstract translation: 目的：提供一种使用光晕注入工艺制造高集成半导体器件的方法，以能够确保杂质注入角度足以抑制短沟道效应。 构成：在半导体衬底（100）上形成栅极（104a，104b）和源极和漏极区域之后，第一光致抗蚀剂层，具有优异的注入阻挡效应的金属层和第二光致抗蚀剂层依次形成在 所得结构的上部。 通过进行光蚀刻工艺部分去除第二光致抗蚀剂层。 然后，通过使用图案化的第二光致抗蚀剂层作为蚀刻掩模来选择性地去除金属层。 在所得结构处进行回蚀刻工艺，以选择性地去除第一和第二光致抗蚀剂层。 通过使用存在于金属层图案的下部的金属层图案和第一金属层图案作为掩模，在所得到的结构下进行光晕注入工艺。

公开(公告)号：KR100604801B1

公开(公告)日：2006-07-26

申请号：KR1020000009869

申请日：2000-02-28

Applicant: 삼성전자주식회사

Inventor： 김진호 ,  하태홍

IPC: H01L21/28

Abstract: 게이트 패턴 사이에 자기정렬 콘택을 형성하는 과정에서 다량의 폴리머가 발생하거나, 게이트 패턴과 자기정렬 콘택과의 단락 결함을 방지할 수 있는 자기정렬 콘택 형성방법에 관해 개시한다. 이를 위해 본 발명은 게이트 패턴을 형성한 후, 자기정렬 콘택이 형성될 영역에만 감광막 패턴을 형성한다. 그 후, 감광막 패턴을 덮는 층간절연막을 형성하고, 상기 층간절연막에 대한 에치백 공정을 진행하여 감광막 패턴 상부를 노출시킨다. 상기 노출된 감광막 패턴 전체를 제거한 후, 감광막 패턴이 형성된 부분을 채우는 도전층을 반도체 기판을 충분히 덮도록 형성하여 평탄화공정을 진행함으로써 게이트 패턴 사이에 자지정렬 방식으로 콘택을 형성한다.

公开(公告)号：KR1020040062275A

公开(公告)日：2004-07-07

申请号：KR1020030000072

申请日：2003-01-02

Applicant: 삼성전자주식회사

Inventor： 최정민 ,  하태홍

IPC: H01L21/24

CPC classification number: H01L21/823443 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/665 ,  H01L29/6656

Abstract: PURPOSE: A semiconductor device including a salicide layer and a fabricating method thereof are provided to prevent the flow of leakage current due to a structure of a silicide layer by removing the silicide layer from a dent part of an isolation layer. CONSTITUTION: A semiconductor device including a salicide layer includes an isolation layer, a gate pattern, a source/drain region, a sidewall spacer, a blocking insulating layer, and a silicide layer. The isolation layer(52) is formed on a semiconductor substrate(50) in order to define an active region. The gate pattern(56) is formed on the active region. The source/drain region is formed within the active region of both sides of the gate pattern. The sidewall spacer is formed on the sidewall of the gate pattern. The blocking insulating layer is formed on an upper part of the isolation layer and a part of the active region. The silicide layer is formed on the source/drain region between the blocking insulating layer and the sidewall spacer. The silicide layer includes a boundary aligned to an edge of the blocking insulating layer and an edge of the sidewall spacer.

Abstract translation: 目的：提供包括自对准硅化物层及其制造方法的半导体器件，以通过从隔离层的凹部去除硅化物层来防止由于硅化物层的结构而导致的漏电流。 构成：包括自对准层的半导体器件包括隔离层，栅极图案，源极/漏极区域，侧壁间隔物，阻挡绝缘层和硅化物层。 隔离层（52）形成在半导体衬底（50）上以便限定有源区。 栅极图案（56）形成在有源区域上。 源极/漏极区域形成在栅极图案的两侧的有源区域内。 侧壁间隔件形成在栅极图案的侧壁上。 隔离绝缘层形成在隔离层的上部和有源区的一部分上。 硅化物层形成在阻挡绝缘层和侧壁间隔物之间​​的源极/漏极区域上。 硅化物层包括与阻挡绝缘层的边缘对准的边界和侧壁间隔物的边缘。