公开(公告)号：KR101801077B1

公开(公告)日：2017-11-27

申请号：KR1020120003147

申请日：2012-01-10

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 선민철 ,  박병국

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/76889 ,  H01L21/28518 ,  H01L21/743 ,  H01L21/76843 ,  H01L21/76855 ,  H01L23/485 ,  H01L23/535 ,  H01L27/0688 ,  H01L27/1108 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/2409 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 제1 단결정실리콘을갖는기판상에 SiGe를갖는희생패턴을형성한다. 상기희생패턴상에제2 단결정실리콘을갖는바디를형성한다. 상기바디상에능동소자를형성한다. 상기희생패턴, 상기바디및 상기능동소자를덮는층간절연막을형성한다. 상기층간절연막을관통하여상기희생패턴을노출하는콘택홀을형성한다. 상기희생패턴을제거하여빈 공간을형성한다. 상기콘택홀 및상기빈 공간내에비정질실리콘막을형성한다. 상기비정질실리콘막을금속실리사이드막으로변환(transform)한다.

Abstract translation: 在具有第一单晶硅的衬底上形成具有SiGe的牺牲图案。 具有第二单晶硅的主体形成在牺牲图案上。 由此在身体上形成有源装置。 由此形成覆盖牺牲图案，主体和有源元件的层间绝缘膜。 通过层间绝缘膜形成接触孔以暴露牺牲图案。 牺牲图案被移除以形成空的空间。 并且在接触孔和空隙空间中形成非晶硅膜。 并将非晶硅膜转化为金属硅化物膜。

公开(公告)号：KR1020130078222A

公开(公告)日：2013-07-10

申请号：KR1020110147035

申请日：2011-12-30

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 선민철 ,  박병국

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/6653 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: PURPOSE: A method for manufacturing a semiconductor device and a related device are provided to prevent the exposure of a substrate by forming a deep junction in a substrate. CONSTITUTION: A device isolation layer (13) is formed on a substrate. An active area (12) is defined in the device isolation layer. A gate dielectric layer (15) is formed on the active region. A gate electrode (17) is formed on the gate dielectric layer. The active region includes P-type or N type impurities.

Abstract translation: 目的：提供一种用于制造半导体器件和相关器件的方法，以通过在衬底中形成深结而防止衬底的暴露。 构成：在衬底上形成器件隔离层（13）。 活动区域（12）被定义在设备隔离层中。 在有源区上形成栅介质层（15）。 在栅极电介质层上形成栅电极（17）。 有源区包括P型或N型杂质。

公开(公告)号：KR1020130063175A

公开(公告)日：2013-06-14

申请号：KR1020110129558

申请日：2011-12-06

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 선민철 ,  박병국

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/0673 ,  H01L29/7854 ,  H01L29/78648 ,  H01L29/78696 ,  H01L29/772

Abstract: PURPOSE: A field effect transistor having a back-gate and a method for forming the same are provided to effetely restrain an off-state leakage current and to secure a semiconductor device having excellent electrical properties. CONSTITUTION: A back-bias region(37) is formed on a substrate(11). A filling isolation layer(15) covers the substrate and the back-bias region. A body is partly overlapped with the back-bias region. A drain(47) is contacted with the body. A gate electrode(25) covers the upper and the lateral surface of the body.

Abstract translation: 目的：提供具有背栅的场效应晶体管及其形成方法，以有效地抑制截止状态的漏电流并确保具有优异电性能的半导体器件。 构成：在衬底（11）上形成背偏置区（37）。 填充隔离层（15）覆盖基板和背偏置区域。 身体部分地与背偏置区域重叠。 排水口（47）与身体接触。 栅电极（25）覆盖主体的上表面和侧表面。

公开(公告)号：KR101426467B1

公开(公告)日：2014-08-04

申请号：KR1020080032595

申请日：2008-04-08

Applicant: 삼성전자주식회사

Inventor： 선민철 ,  김종표

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28114 ,  H01L21/28247 ,  H01L21/76897 ,  H01L29/42376 ,  H01L29/665 ,  H01L29/6656 ,  Y10S257/90

Abstract: 게이트 구조물은 게이트 절연막 패턴, 게이트 전극, 제1 스페이서 및 보호막 패턴을 포함한다. 상기 게이트 절연막 패턴은 기판 상에 형성된다. 상기 게이트 전극은 상기 게이트 절연막 패턴 상에 형성되며, 제1 폭을 갖는 하부, 상기 제1 폭보다 작은 제2 폭을 갖는 중앙부 및 제3 폭을 갖는 상부를 포함한다. 상기 제1 스페이서는 상기 게이트 전극의 하부 측벽 상에 형성된다. 상기 보호막 패턴은 상기 게이트 전극의 중앙부 측벽 상에 형성된다.

公开(公告)号：KR1020060093017A

公开(公告)日：2006-08-23

申请号：KR1020060004111

申请日：2006-01-13

Applicant: 삼성전자주식회사 ,  인터내셔널 비즈니스 머쉰즈 코오포레이션 ,  인피니언 테크놀로지스 아게 ,  글로벌파운드리즈 싱가포르 피티이 엘티디

Inventor： 선민철 ,  구자흠 ,  그리니브라이언제이 ,  엘러먼프레드 ,  탄위렝 ,  루오쯔지옹 ,  팡선페이

IPC: H01L21/66

CPC classification number: H01L22/34

Abstract: 반도체 소자의 테스트 구조가 제공된다. 반도체 소자의 테스트 구조는 반도체 기판, 반도체 기판 내에 정의된 제1 및 제2 액티브 영역 상에 형성된 게이트 전극과, 게이트 전극의 양 측벽에 정렬되어 제1 및 제2 액티브 영역 내에 형성되고 실리사이드화된 제1 및 제2 정션 영역을 포함하는 트랜지스터, 실리사이드화된 제1 및 제2 정션 영역에 각각 각각 전기적인 신호의 인가 및 검출이 가능하며 게이트 전극과 동일 레벨 또는 반도체 기판과 동일 레벨의 제1 및 제2 패드를 포함한다.
테스트 구조, 측면 잠식 현상, 패드

公开(公告)号：KR1020060006537A

公开(公告)日：2006-01-19

申请号：KR1020040055616

申请日：2004-07-16

Applicant: 삼성전자주식회사

Inventor： 김민주 ,  구자흠 ,  한성기 ,  선민철 ,  노관종

IPC: H01L21/336 ,  H01L21/24

Abstract: 게이트 전체에 금속 실리사이드가 형성되도록 하는 반도체 소자 제조 방법이 제공된다. 반도체 소자 제조 방법은 (a) 반도체 기판 내에 형성된 소오스/드레인 영역을 차폐하고 게이트 전극의 상면을 노출시키는 단계와, (b) 노출된 게이트 전극 상면에 Ni 또는 Ni 합금을 도포하고, 게이트 전극을 300℃ 내지 500℃에서 가열하여 게이트 전극을 1차 상변화시키는 단계 및 (c) 게이트 전극의 1차 상변화가 완료된 기판을 (b) 단계의 온도보다 높은 온도에서 가열하여 게이트 전극을 2차 상변화시켜 완전 실리사이드화된 게이트 전극을 형성하는 단계를 포함한다.
실리사이드, 금속 게이트, 니켈

公开(公告)号：KR1020050117138A

公开(公告)日：2005-12-14

申请号：KR1020040042354

申请日：2004-06-09

Applicant: 삼성전자주식회사

Inventor： 노관종 ,  선민철 ,  구자흠 ,  정석우 ,  김민주 ,  한성기

IPC: H01L21/24

CPC classification number: H01L21/28052 ,  H01L21/28518 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66545

Abstract: 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여 반도체 소자를 제조하는 방법이 제공된다. 상기 샐리사이드 공정은 실리콘을 함유하는 반도체기판 상에 주금속막(main metal layer)을 형성하는 것을 포함한다. 상기 주금속막 상에 적어도 한 종류의 합금원소(at least one species of alloy element)를 함유하는 주금속 합금막(main metal alloy layer)을 형성한다. 상기 주금속막 및 주금속 합금막을 갖는 반도체기판을 열처리하여 주금속 합금 실리사이드막을 형성한다. 바람직한 실시예에 의하면, 상기 주금속막은 니켈막이고, 상기 주금속 합금막은 니켈 탄탈륨 합금막으로 형성할 수 있다. 이 경우에, 개선된 열적 안정성 및 전기적 특성을 갖는 니켈 탄탈륨 실리사이드막을 형성할 수 있다.

公开(公告)号：KR100500451B1

公开(公告)日：2005-07-12

申请号：KR1020030038889

申请日：2003-06-16

Applicant: 삼성전자주식회사

Inventor： 선민철 ,  구자흠 ,  정석우 ,  윤선필 ,  김민주 ,  노관종

IPC: H01L21/335

CPC classification number: H01L29/7843 ,  H01L21/324 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 인장된 채널을 갖는 모스 트랜지스터를 구비하는 반도체소자의 제조 방법을 제공한다. 이 방법은 반도체기판의 소정영역에 모스 트랜지스터를 형성하는 것을 구비한다. 상기 모스 트랜지스터는 상기 반도체기판에 형성되고 서로 이격된(spaced apart) 소오스 영역 및 드레인 영역과 아울러서 상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 갖는다. 상기 모스 트랜지스터를 갖는 반도체기판의 전면 상에 스트레스막을 형성한다. 상기 스트레스막을 열처리하여 상기 스트레스막의 물리적인 스트레스를 인장 스트레스(tensile stress)로 변환시키거나(convert) 상기 스트레스막의 인장 스트레스를 증가시킨다.

公开(公告)号：KR100487655B1

公开(公告)日：2005-05-03

申请号：KR1020030024126

申请日：2003-04-16

Applicant: 삼성전자주식회사

Inventor： 정석우 ,  선민철 ,  윤선필 ,  김민주 ,  노관종 ,  구자흠

IPC: H01L21/24

Abstract: 니켈 샐리사이드 공정 및 이를 사용하여 모스 트랜지스터를 제조하는 방법을 제공한다. 이 방법은 반도체기판의 소정영역에 또는 상기 반도체기판의 소정영역 상에 불순물 이온들로 도우핑된 배선층을 형성하는 것을 구비한다. 상기 반도체기판 상에 상기 배선층을 노출시키는 실리사이드화 저지막을 형성한다. 상기 실리사이드화 저지막을 갖는 반도체기판을 후열처리하여 상기 배선층 내의 불순물 이온들을 활성화시킨다. 이어서, 상기 활성화된 배선층의 표면 상에 선택적으로 니켈 모노 실리사이드막(nickel mono-silicide layer; NiSi layer)을 형성한다. 상기 니켈 모노 실리사이드막은 400℃ 내지 530℃의 저온에서 형성한다. 이에 따라, 상기 배선층의 저항은 물론 상기 배선층 상의 니켈 실리사이드막의 저항을 현저히 감소시킬 수 있다.

公开(公告)号：KR1020030079545A

公开(公告)日：2003-10-10

申请号：KR1020020018618

申请日：2002-04-04

Applicant: 삼성전자주식회사

Inventor： 이창원 ,  최시영 ,  구자흠 ,  허성준 ,  윤선필 ,  김성만 ,  선민철

IPC: H01L21/8242

CPC classification number: H01L29/6656 ,  H01L21/28044 ,  H01L29/4941

Abstract: PURPOSE: A method for manufacturing a semiconductor device including a metal conductive layer is provided to be capable of preventing the surface oxidation of an exposed portion of the metal conductive layer when depositing a silicon oxide layer by sequentially carrying out a pre-flow process and a main flow process using silicon source gas alone or the silicon source gas and oxygen source gas, simultaneously. CONSTITUTION: After forming an exposed metal conductive pattern at the upper portion of a substrate(10), the resultant structure is loaded into a reaction chamber. Then, a pre-flow process is carried out at the resultant structure by using at least silicon source gas in the reaction chamber. After carrying out a main flow process at the resultant structure by using the silicon source gas and oxygen source gas, a silicon oxide layer(22) is formed on the entire surface of the resultant structure.

Abstract translation: 目的：提供一种用于制造包括金属导电层的半导体器件的方法，其能够通过依次进行预流程和沉积氧化硅层而防止金属导电层的暴露部分的表面氧化 主要流程单独使用硅源气体或硅源气体和氧源气体同时进行。 构成：在基板（10）的上部形成露出的金属导电图案之后，将所得结构装入反应室。 然后，通过在反应室中至少使用硅源气体，在所得结构下进行预流程处理。 通过使用硅源气体和氧源气体在所得结构中进行主流程处理之后，在所得结构的整个表面上形成氧化硅层（22）。