公开(公告)号：KR101062416B1

公开(公告)日：2011-09-06

申请号：KR1020080098992

申请日：2008-10-09

Applicant: 성균관대학교산학협력단

Inventor： 노용한 ,  김경섭 ,  정석원 ,  김형진 ,  박성하

IPC: B82B3/00 ,  H01L21/20 ,  B82Y40/00

CPC classification number: H01L21/32139 ,  B81C1/00396 ,  B81C2201/0149 ,  B81C2201/0198 ,  B82Y10/00 ,  H01L21/0332 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/78

Abstract: 본 발명은 나노 소자의 형성방법에 관한 것으로, 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층 상에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계 및 상기 자기조립 물질층을 제거하는 단계를 포함하는 구성을 마련한다.
상기와 같은 나노 소자의 형성방법에 의해, 광원을 이용하지 않고 나노 스케일로 기판을 패터닝하고, 이온주입 공정 및 식각 공정을 수행하여 나노 소자를 제조할 수 있다.
자기조립, 나노구조체, 마스크, 식각, 이온 주입

公开(公告)号：KR100985213B1

公开(公告)日：2010-10-05

申请号：KR1020080040404

申请日：2008-04-30

Applicant: 성균관대학교산학협력단

Inventor： 노용한 ,  김경섭

IPC: H01L21/31 ,  H01L21/208 ,  B82Y40/00

Abstract: 본 발명은 저온 액상 증착 기술을 이용한 실리콘산화물 절연막의 제조방법에 관한 것으로, 반도체 기판 상의 소정영역에 회로영역을 형성하는 단계, 상기 회로영역을 갖는 상기 반도체 기판의 전면에 포토레지스트를 증착하고, 상기 포토레지스트 상에 노광 및 현상공정을 수행하여 상기 회로영역을 노출시키는 포토레지스트 패턴을 형성하는 단계, 상기 노출된 회로영역 상에 저온 LPD(Liquid Phase Deposition)로 제1 절연막을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 반도체 기판 상에 상기 회로영역과 전기적으로 연결된 금속 배선을 형성하는 단계를 포함하는 구성을 마련한다.
상기와 같은 저온 액상 증착 기술을 이용한 실리콘산화물 절연막의 제조방법을 이용하는 것에 의해, 종래 반도체 제조에 이용되는 장치의 공정 한계를 극복하고, 전기적 및 열적 특성이 향상된 절연막을 제조할 수 있다.
LPD, 실리콘산화물, 절연막, H2SiF6, H3BO3

公开(公告)号：KR100701024B1

公开(公告)日：2007-03-29

申请号：KR1020050038892

申请日：2005-05-10

Applicant: 성균관대학교산학협력단

Inventor： 노용한 ,  김경섭

IPC: H01L21/768 ,  B82Y40/00

Abstract: 본 발명은, 실리콘 등으로 구성될 수 있는 피처리기판 상에 금속층 또는 절연층을 증착하는 제1증착공정, 상기 금속층 또는 절연층 상에 PR층을 증착한 후, 다수의 트렌치 형상으로 패턴을 형성하여 잔류 PR층과 함께 상기 금속층 또는 절연층이 노출되게 하는 공정, 및 애싱 공정을 통해 잔류 PR의 폭을 감소시켜 상기 금속층 또는 절연층의 노출 면적을 증가시키는 공정을 구비한 나노 와이어 형성방법에 있어서, 상기 노출된 금속층 또는 절연층 위를 절연층 또는 도전성 재료로 증착(또는 충진)하는 제2 증착공정, 및 상기 잔류 PR을 제거하여 트렌치를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 나노 와이어 형성방법 및 이 나노 와이어 형성방법을 통해 제조된 반도체장치를 제공한다.

公开(公告)号：KR1020060116477A

公开(公告)日：2006-11-15

申请号：KR1020050038892

申请日：2005-05-10

Applicant: 성균관대학교산학협력단

Inventor： 노용한 ,  김경섭

IPC: H01L21/768 ,  B82Y40/00

CPC classification number: H01L21/02603 ,  B82Y40/00

Abstract: A nano wire forming method and a semiconductor device manufactured thereby are provided to embody a uniform nano-sized wire by using a photoresist ashing process. A metal film(20) is formed on an object substrate. A photoresist layer is formed on the metal film. A photoresist pattern for exposing partially the metal film to the outside is formed on the resultant structure by etching selectively the photoresist layer. An ashing process is performed on the photoresist pattern, so that the exposed portion of the metal film is increased. An insulating material is deposited on the exposed portion of the metal film. A trench(43) is then formed by eliminating the photoresist pattern from the resultant structure.

Abstract translation: 提供了一种纳米线形成方法和由其制造的半导体器件，以通过使用光致抗蚀剂灰化处理来体现均匀的纳米尺寸的线。 在对象基板上形成金属膜（20）。 在金属膜上形成光致抗蚀剂层。 通过选择性地蚀刻光致抗蚀剂层，在所得结构上形成用于将金属膜部分地暴露于外部的光致抗蚀剂图案。 在光致抗蚀剂图案上进行灰化处理，使得金属膜的暴露部分增加。 绝缘材料沉积在金属膜的暴露部分上。 然后通过从所得结构中消除光致抗蚀剂图案来形成沟槽（43）。