Abstract:
PURPOSE: A high integration method of 1 dimensional or 2 dimensional conductive nanowires is provided to integrate 1 dimensional or 2 dimensional conductive nanowires by forming a electron beam resist layer patterned by nanounit of a linear or lattice form through an electron beam lithography. CONSTITUTION: A high integration method of 1 dimensional or 2 dimensional conductive nanowires comprises the steps of; forming a passivation layer on a substrate; coating an electron beam resist layer on the passivation layer and patterning the electron beam resist layer using electron beam lithography; forming an interlayer on the passivation layer exposed through an opening of the nano pattern; forming the nano pattern of the interlayer on the passivation layer by removing the electron beam resist layer of nano pattern; forming an adsorption layer on the interlayer; applying a solution including a charged material on the adsorption layer; and forming nano wires including charged materials; and forming conductive nano wires by applying nano particles charged opposite to the charged material.
Abstract:
PURPOSE: A method for manufacturing SiO2 dielectric layers using low temperature liquid phase deposition technology are provided to improve the degree of integration by using the conformal insulating layer. CONSTITUTION: The circuit region(33) is formed in the fixed region on the semiconductor substrate(31). The photoresist is evaporated in the front side of the semiconductor board which has the circuit region. The photoresist pattern which exposes the circuit region by performing the exposure development process on a photoresist is formed. The first insulating layer(37) is formed by the low temperature LPD(Liquid Phase Deposition) on the exposed circuit region. The photoresist pattern is removed. The metal wiring(39) electrically connected to the semiconductor substrate to the circuit region is formed.
Abstract:
The present invention relates to a graphene patterning method which includes a step of forming a DNA pattern, and a step of forming graphene on the DNA pattern. The graphene patterning method includes a DNA pattern formation step, and a graphene formation step on the DNA pattern.
Abstract:
본 발명은 나노 소자의 형성방법에 관한 것으로, 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층 상에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계 및 상기 자기조립 물질층을 제거하는 단계를 포함하는 구성을 마련한다. 상기와 같은 나노 소자의 형성방법에 의해, 광원을 이용하지 않고 나노 스케일로 기판을 패터닝하고, 이온주입 공정 및 식각 공정을 수행하여 나노 소자를 제조할 수 있다.
Abstract:
본 발명은 나노 소자의 형성방법에 관한 것으로, 적어도 하나의 층으로 된 기판 상에 나노 스케일의 자기조립 물질층을 형성하는 단계, 상기 자기조립 물질층 상에 마스크층을 형성하는 단계, 상기 마스크층을 마스크로 하여 상기 기판 상에 표면처리 공정을 수행하는 단계 및 상기 자기조립 물질층을 제거하는 단계를 포함하는 구성을 마련한다. 상기와 같은 나노 소자의 형성방법에 의해, 광원을 이용하지 않고 나노 스케일로 기판을 패터닝하고, 이온주입 공정 및 식각 공정을 수행하여 나노 소자를 제조할 수 있다. 자기조립, 나노구조체, 마스크, 식각, 이온 주입
Abstract:
본 발명은 저온 액상 증착 기술을 이용한 실리콘산화물 절연막의 제조방법에 관한 것으로, 반도체 기판 상의 소정영역에 회로영역을 형성하는 단계, 상기 회로영역을 갖는 상기 반도체 기판의 전면에 포토레지스트를 증착하고, 상기 포토레지스트 상에 노광 및 현상공정을 수행하여 상기 회로영역을 노출시키는 포토레지스트 패턴을 형성하는 단계, 상기 노출된 회로영역 상에 저온 LPD(Liquid Phase Deposition)로 제1 절연막을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 반도체 기판 상에 상기 회로영역과 전기적으로 연결된 금속 배선을 형성하는 단계를 포함하는 구성을 마련한다. 상기와 같은 저온 액상 증착 기술을 이용한 실리콘산화물 절연막의 제조방법을 이용하는 것에 의해, 종래 반도체 제조에 이용되는 장치의 공정 한계를 극복하고, 전기적 및 열적 특성이 향상된 절연막을 제조할 수 있다. LPD, 실리콘산화물, 절연막, H2SiF6, H3BO3
Abstract:
본 발명은, 실리콘 등으로 구성될 수 있는 피처리기판 상에 금속층 또는 절연층을 증착하는 제1증착공정, 상기 금속층 또는 절연층 상에 PR층을 증착한 후, 다수의 트렌치 형상으로 패턴을 형성하여 잔류 PR층과 함께 상기 금속층 또는 절연층이 노출되게 하는 공정, 및 애싱 공정을 통해 잔류 PR의 폭을 감소시켜 상기 금속층 또는 절연층의 노출 면적을 증가시키는 공정을 구비한 나노 와이어 형성방법에 있어서, 상기 노출된 금속층 또는 절연층 위를 절연층 또는 도전성 재료로 증착(또는 충진)하는 제2 증착공정, 및 상기 잔류 PR을 제거하여 트렌치를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 나노 와이어 형성방법 및 이 나노 와이어 형성방법을 통해 제조된 반도체장치를 제공한다.
Abstract:
PURPOSE: A formation method of a nano device is provided to perform an ion implantation process and an etching process in a nano scale while not applying an exposure process. CONSTITUTION: A formation method of a nano device comprises the steps of: forming a nanoscale self-assembly material layer(23) on a substrate(21) which has at least one layer; forming a mask layer(25) on the self-assembly material layer; performing a surface treatment process on the substrate; and removing the self-assembly material layer. The surface treatment process is an etching process or ion injection process.
Abstract:
PURPOSE: A nano device forming method is provided to pattern a substrate in a nano scale without using a light source, to improve the degree of integration of the device while reducing the fabrication cost, and to improve the yield of the device production. CONSTITUTION: A nano device forming method comprises the following steps: forming a self-assembly material layer(23) in a nano scale on a substrate(21) formed with more than one layer; forming a mask layer(25) on the self-assembly material layer; performing a surface processing on the substrate using the mask layer as a mask; and removing the self-assembly material layer. The surface processing is either an etching or an ion inserting. The mask layer contains a substance selected from the group consisting of gold, silver, silicon, silicon oxide, silicon nitride, iron, cadmium selenide, carbon nano tube, bucky ball and grapheme.