公开(公告)号：KR100928730B1

公开(公告)日：2009-11-27

申请号：KR1020070083492

申请日：2007-08-20

Applicant: 전자부품연구원

Inventor： 이철승 ,  조진우 ,  장세홍 ,  이경일 ,  서문석 ,  한종훈 ,  이유진 ,  김성현 ,  신진국

IPC: C03C17/30

Abstract: 본 발명은 폴리실라잔을 기판에 코팅한 후 경화반응에 의해 실리카 유리막을 형성하는 방법을 이용하는 것으로서, 특히 경화반응을 진행함에 있어서 상온에서 실행하되, 고온 경화의 효과를 얻을 수 있는 유리막 형성 방법에 관한 것으로 폴리실라잔의 경화 방법에 상압 플라즈마 경화 또는 가압 가습 경화 또는 스팀 경화를 적용한다.
실리카 코팅, 폴리실라잔, 경화, 플라즈마

Abstract translation: 使用聚硅氮烷钝化表面的二氧化硅玻璃膜形成方法被设置为当在室温下固化时不会因杂质而变形并且形成具有高密度的玻璃膜。 用于钝化表面的玻璃膜形成方法包括以下步骤：将聚硅氮烷涂覆在基板上; 并通过使用大气压等离子体工艺来固化聚硅氮烷。 固化步骤的处理时间为10-20分钟。 固化步骤的加工温度为50〜120℃。 大气压等离子体处理的处理气体是氩气和氧气。

公开(公告)号：KR100749872B1

公开(公告)日：2007-08-16

申请号：KR1020050115946

申请日：2005-11-30

Applicant: 전자부품연구원

Inventor： 이유진 ,  김성현 ,  신진국 ,  임굉수

IPC: H01L29/786

Abstract: 본 발명은 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 기존의 비정질, 다결정 실리콘 박막 트랜지스터의 활성층에 채널영역은 마이크로 결정질 실리콘 박막을 적용하고, 채널영역의 상,하부에는 비정질 실리콘 박막을 적용한 3중 구조로 된 실리콘 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명은 투명한 기판; 상기 기판 상에 형성되어 있는 게이트; 상기 게이트를 덮고 있는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되어 있는 비정질 실리콘 박막/마이크로 결정질 실리콘 박막/비정질 실리콘 박막의 3중 구조로 된 실리콘 박막을 포함하는 박막 트랜지스터로 이루어짐에 기술적인 특징이 있다.
따라서, 기존의 비정질 실리콘 박막 트랜지스터나 다결정 실리콘 박막 트랜지스터의 단점을 최소화하면서, 간단한 공정으로 마이크로결정질 실리콘 박막 트랜지스터를 제작할 수 있고, 기존의 비정질 실리콘 박막 트랜지스터에 비해 이동도 특성은 향상되고, 누설전류 특성의 저하 없이 우수한 소자를 제작할 수 있으므로,능동형 액정 디스플레이(AM-LCD)나 능동형 유기 디스플레이(AM-OLED) 등의 구동소자를 간단한 공정으로 우수한 특성을 갖도록 제작함으로써 생산 단가의 감소 및 제품 특성이 향상되는 효과가 있다.
마이크로 결정질 박막, 박막 트랜지스터, 3중 구조 트랜지스터

公开(公告)号：KR1020070056828A

公开(公告)日：2007-06-04

申请号：KR1020050115946

申请日：2005-11-30

Applicant: 전자부품연구원

Inventor： 이유진 ,  김성현 ,  신진국 ,  임굉수

IPC: H01L29/786

Abstract: A silicon TFT and its manufacturing method are provided to improve the mobility of carrier and to reduce the leakage current by using a triple silicon thin film structure composed of a first amorphous silicon thin film, a micro crystalline silicon thin film and a second amorphous silicon thin film. A gate(110) is formed on a transparent substrate(100). A gate insulating layer(120) is formed on the resultant structure to cover the gate. A triple silicon thin film structure is formed on the gate insulating layer. The triple silicon thin film is composed of a first amorphous silicon thin film(130a), a micro crystalline silicon thin film(140) and a second amorphous silicon thin film(130b).

Abstract translation: 提供硅TFT及其制造方法以通过使用由第一非晶硅薄膜，微晶硅薄膜和第二非晶硅薄膜构成的三硅薄膜结构来提高载流子的迁移率和减小漏电流 电影。 在透明基板（100）上形成栅极（110）。 在所得结构上形成栅极绝缘层（120）以覆盖栅极。 在栅绝缘层上形成三硅薄膜结构。 三硅薄膜由第一非晶硅薄膜（130a），微晶硅薄膜（140）和第二非晶硅薄膜（130b）构成。

公开(公告)号：KR100659044B1

公开(公告)日：2006-12-19

申请号：KR1020040052097

申请日：2004-07-05

Applicant: 전자부품연구원

Inventor： 이유진 ,  신진국 ,  명승엽 ,  임굉수

IPC: H01L31/04 ,  H01L31/0224 ,  H01L31/18

CPC classification number: Y02E10/50 ,  Y02P70/521

Abstract: 본 발명은 산화아연 박막을 가지는 태양전지 및 그 제조 방법에 관한 것으로, 보다 자세하게는 산화아연에 수소화 처리를 하여 박막 태양전지의 특성을 향상할 수 있는 산화아연 박막을 가지는 태양전지 및 그 제조 방법에 관한 것이다.
본 발명의 산화아연 박막을 가지는 태양전지는 투명기판; 상기 투명기판 상에 위치하고 수소화된 산화아연 박막으로 구성된 제 1 투명 전도막; 상기 제 1 투명 전도막 상에 위치하고 비정질 실리콘으로 구성된 상부 셀; 상기 상부 셀 상에 위치하고 수소화된 산화아연 박막으로 구성된 제 2 투명 전도막; 상기 제 2 투명 전도막 상에 위치하고 금속막으로 구성된 배면 반사판 및 상기 제 2 투명 전도막과 배면 반사판 사이에 위치하고 마이크로 결정질 실리콘으로 구성된 하부 셀로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 산화아연 박막을 가지는 태양전지 및 그 제조 방법은 종래의 실리콘 박막 태양전지의 전극 또는 반사막으로 사용되는 산화주석 박막 대신에 산화아연 박막을 증착하여 산화아연 박막의 특성을 향상시키고 열화 문제를 해결할 수 있는 장점이 있고, 실리콘 박막 태양전지의 효율 향상과 태양전지에서 발생하는 전력 손실을 최소화할 수 있는 효과가 있다.
산화아연, 박막, 수소, 태양전지

公开(公告)号：KR1020060074215A

公开(公告)日：2006-07-03

申请号：KR1020040112875

申请日：2004-12-27

Applicant: 전자부품연구원

Inventor： 이유진 ,  김성현

IPC: H01L29/786

CPC classification number: H01L29/78618 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/78678

Abstract: 본 발명은 박막 트랜지스터 및 제조 방법에 관한 것으로, 보다 자세하게는 마이크로 결정질 실리콘 박막 트랜지스터를 사용하여 캐리어의 이동도가 높고, 추가적인 열처리 공정이 필요하지 않은 박막 트랜지스터 및 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터는 투명한 기판; 상기 기판 상에 형성되어 있는 게이트; 상기 게이트를 덮고 있는 게이트 절연막; 상기 게이트 절연막 상에 형성되어 있는 마이크로 결정질 실리콘 박막; 상기 마이크로 결정질 실리콘 박막의 소정 부분을 덮고 있는 제1 절연막; 상기 제1 절연막의 소정 부분을 덮고 있는 N-형 마이크로 결정질 실리콘 박막; 상기 N-형 마이크로 결정질 실리콘 박막의 소정 부분을 덮고 있는 제2 절연막 및 상기 제2 절연막과 N-형 마이크로 결정질 실리콘 박막 사이에 형성된 금속층으로 구성됨에 기술적 특징이 있다.
따라서, 본 발명의 박막 트랜지스터 및 제조 방법은 마이크로 결정질 실리콘 박막 트랜지스터를 사용함으로써 간단한 공정으로 능동형 디스플레이 구동소자, 능동형 액정 디스플레이 구동소자 또는 능동형 유기 디스플레이 구동소자에 적용이 가능한 장점이 있고, 간단한 공정으로 우수한 특성을 갖는 구동소자를 제작하여 생산 단가의 감소와 제품 특성이 향상되는 효과가 있다.
마이크로 결정질 박막, 박막 트랜지스터, 구동소자

公开(公告)号：KR1020060003277A

公开(公告)日：2006-01-10

申请号：KR1020040052097

申请日：2004-07-05

Applicant: 전자부품연구원

Inventor： 이유진 ,  신진국 ,  명승엽 ,  임굉수

IPC: H01L31/04 ,  H01L31/0224 ,  H01L31/18

CPC classification number: Y02E10/50 ,  Y02P70/521 ,  H01L31/04 ,  H01L31/0224 ,  H01L31/18

Abstract: 본 발명은 산화아연 박막을 가지는 태양전지 및 그 제조 방법에 관한 것으로, 보다 자세하게는 산화아연에 수소화 처리를 하여 박막 태양전지의 특성을 향상할 수 있는 산화아연 박막을 가지는 태양전지 및 그 제조 방법에 관한 것이다.
본 발명의 산화아연 박막을 가지는 태양전지는 투명기판; 상기 투명기판 상에 위치하고 수소화된 산화아연 박막으로 구성된 제 1 투명 전도막; 상기 제 1 투명 전도막 상에 위치하고 비정질 실리콘으로 구성된 상부 셀; 상기 상부 셀 상에 위치하고 수소화된 산화아연 박막으로 구성된 제 2 투명 전도막; 상기 제 2 투명 전도막 상에 위치하고 금속막으로 구성된 배면 반사판 및 상기 제 2 투명 전도막과 배면 반사판 사이에 위치하고 마이크로 결정질 실리콘으로 구성된 하부 셀로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 산화아연 박막을 가지는 태양전지 및 그 제조 방법은 종래의 실리콘 박막 태양전지의 전극 또는 반사막으로 사용되는 산화주석 박막 대신에 산화아연 박막을 증착하여 산화아연 박막의 특성을 향상시키고 열화 문제를 해결할 수 있는 장점이 있고, 실리콘 박막 태양전지의 효율 향상과 태양전지에서 발생하는 전력 손실을 최소화할 수 있는 효과가 있다.
산화아연, 박막, 수소, 태양전지

公开(公告)号：KR1020040006746A

公开(公告)日：2004-01-24

申请号：KR1020020041121

申请日：2002-07-15

Applicant: 전자부품연구원

Inventor： 이유진 ,  박효덕 ,  이대성 ,  김건년

IPC: G05F1/52

Abstract: PURPOSE: A trimming device is provided to reduce unnecessary power consumption without using an additional protection circuit by controlling total resistance and capacitance. CONSTITUTION: A trimming device includes a reference resistor(R20), a plurality of trimming resistors(R21,R22), a trimming portion(20), a plurality of registers(21,22), and a demultiplexer(23). The trimming resistors(R21,R22) are connected to the reference resistor(R20). The trimming portion(20) includes a plurality of ferroelectric transistors(TR21,TR22) which are connected in parallel to the trimming resistors(R21,R22). The ferroelectric transistors(TR21,TR22) are used for controlling the sum of values of the trimming resistors(R21,R22) and a value of the reference resistor(R20). The registers(21,22) are used for switching the ferroelectric transistors(TR21,TR22). The demultiplexer(23) is used for outputting selection signals of N bits to select one of high or low level register signals.

Abstract translation: 目的：通过控制总电阻和电容，提供了一种修整装置，以减少不必要的功耗，而不需要使用额外的保护电路。 构成：修整装置包括参考电阻器（R20），多个微调电阻器（R21，R22），修整部分（20），多个寄存器（21,22）和解复用器（23）。 微调电阻（R21，R22）连接到参考电阻（R20）。 修整部分（20）包括并联连接到微调电阻器（R21，R22）的多个铁电晶体管（TR21，TR22）。 铁电晶体管（TR21，TR22）用于控制微调电阻（R21，R22）的值和参考电阻（R20）的值之和。 寄存器（21,22）用于切换铁电晶体管（TR21，TR22）。 解复用器（23）用于输出N位的选择信号以选择高电平或低电平寄存器信号之一。

公开(公告)号：KR100877076B1

公开(公告)日：2009-01-09

申请号：KR1020070052620

申请日：2007-05-30

Applicant: 전자부품연구원

Inventor： 조진우 ,  신진국 ,  한종훈 ,  장세홍 ,  이경일 ,  서문석 ,  이유진 ,  이철승 ,  김성현

IPC: G01R1/067 ,  G01R1/073 ,  H01L21/66

Abstract: 본 발명은 유리잉크 코팅법을 이용한 프로브카드용 탐침의 절연방법에 관한 것으로, 보다 자세하게는 고집적화되는 반도체 칩 및 디스플레이 회로검사에 사용되는 프로브카드용 탐침 상호 간에 절연성을 확보하기 위한 방법에 관한 것이다.
본 발명의 유리잉크 코팅법을 이용한 프로브카드용 탐침의 절연방법은 프로브카드용 탐침을 절연하는 방법에 있어서, 도금 또는 에칭 공정으로 탐침을 제작하는 단계; 상기 탐침을 크리닝한 후, 유리잉크를 이용하여 코팅하는 단계; 상기 코팅된 탐침의 양끝을 연마하여 프로브 유닛에 삽입하는 단계; 및 상기 탐침을 에폭시로 고정한 후, 상기 프로브 유닛을 PCB 회로부에 연결시키는 단계를 포함한다.
프로브카드, 탐침, 절연, 유리잉크, 에폭시