-
公开(公告)号：KR1020160000629A
公开(公告)日：2016-01-05
申请号：KR1020140077993
申请日：2014-06-25
Applicant: 한국과학기술원
Abstract: 본발명은고성능, 고분해능, 대면적및 대면적확장이가능한 CMOS기반의단일칩으로구현가능한 X-선검출기또는영상센서를위하여, 반도체기판, 상기반도체기판의상면상에어레이형태로배치되며, 광신호를감지할수 있는, 복수개의픽셀블록(pixel block), 상기반도체기판의하면상에각각의픽셀블록에대응되도록배치되며, 아날로그-디지털변환(ADC) 회로부와픽셀단위회로부를포함하는, 하부대응회로부및 상기반도체기판을관통하며, 상기픽셀블록과상기하부대응회로부를전기적으로연결할수 있는, 도전성패턴을포함하는, CMOS기반의단일칩으로구현가능한 X-선검출기또는영상센서및 그제조방법을제공한다.
Abstract translation: 本发明提供可以使用基于CMOS的单芯片或图像传感器及其制造方法进行的X射线检测器，其中可以使用基于CMOS的单个芯片和图像执行的X射线检测器 实现高性能，高拆卸性能，广泛面积，扩大面积。 X射线检测器包括：半导体衬底; 在半导体衬底的上表面上排列成阵列形式的多个像素块，并检测光信号; 布置在半导体衬底的下表面上以对应于每个像素块的下部对应电路单元，包括模数转换（ADC）电路单元和像素单元电路单元; 以及通过半导体衬底的导电图案，并且电连接像素块和下部对应电路单元。
-
公开(公告)号：KR101735479B1
公开(公告)日：2017-05-16
申请号：KR1020150090508
申请日：2015-06-25
Applicant: 한국과학기술원
Abstract: 본발명은 SOI(semiconductor-on-insulator) 기판을준비하는단계; 스티칭(stitching) 공정을이용하여상기 SOI 기판상에복수개의픽셀형이미지센서를형성하는단계; 상기복수개의픽셀형이미지센서상에 PDMS(polydimethylsiloxane)층을형성하고, 선택적식각(dicing-by-trench) 공정을이용하여상기 SOI 기판의적어도일부를제거함으로써스탬프를형성하는단계; 상기스탬프의적어도일면상에유연기판을결합하는단계; 및상기스탬프의일부인상기 PDMS층을제거하고, 상기 PDMS층과대응되는영역에섬광체를형성하는단계;를포함하는, 플렉서블반도체방사선검출기의제조방법, 이를이용하여구현한플렉서블반도체방사선검출기및 이를포함하는방사선영상장치를제공한다.
-
公开(公告)号：KR1020150139290A
公开(公告)日：2015-12-11
申请号：KR1020140067711
申请日：2014-06-03
Applicant: 한국과학기술원
IPC: A61B6/00
Abstract: 본발명은고성능, 고분해능, 대면적및 대면적확장이가능한 CMOS기반의단일칩을이용한 X-선검출기또는영상센서및 그제조방법을위하여, CMOS기반의단일칩을이용한 X-선검출기또는영상센서의제조방법에있어서, 기판을준비하는단계, 상기기판의적어도일면상에, ROIC(readout integrated circuits), 오버레이버니어키(overlay vernier key) 및얼라인먼트키(alignment key) 정보를포함하는제 1 레티클을이용하여상기단일칩영역의테두리를스티칭공정에의하여복수의제 1 샷으로노광하는단계및 상기기판의적어도일면상에, 픽셀및 로우드라이버(low driver) 정보를포함하는제 2 레티클을이용하여상기단일칩영역중 테두리를제외한나머지영역을스티칭공정에의하여복수의제 2 샷으로노광하는단계를포함하는, CMOS기반의단일칩을이용한 X-선검출기또는영상센서및 그제조방법을제공한다.
Abstract translation: 本发明涉及一种使用基于能够实现高性能，高分辨率，广域和广域扩展的CMOS的单芯片的X射线检测器或图像传感器。 及其制造方法。 使用基于CMOS的单个芯片制造X射线检测器或图像传感器的方法包括以下步骤：准备衬底; 通过使用包括关于读取集成电路（ROIC）的信息的第一掩模版，覆盖游标键和对准键在衬底的至少一个表面上，通过缝合处理将单个芯片的区域的边缘暴露于多个第一次照射; 通过使用包括关于像素的信息的第二掩模版和在衬底的至少一个表面上的低驱动器的缝合处理将单个芯片的区域的边缘除外的剩余区域曝光到多个第二次照射。
-
公开(公告)号：KR101450008B1
公开(公告)日：2014-10-15
申请号：KR1020130056843
申请日：2013-05-21
Applicant: 한국과학기술원
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11582 , H01L21/2018 , H01L21/823487 , H01L27/0688 , H01L27/11578 , H01L29/7926
Abstract: Provided is a method for manufacturing a nonvolatile memory device of 3D structure. The method for manufacturing a nonvolatile memory device includes a step of laminating multiple first conductive layers on a substrate, a step of forming at least one first through hole penetrating the first conductive layers, a step of forming at least one first charge storage layer on the inner surface of the first through hole, a step of forming a protective layer on the first charge storage layer, a step of anisotropically etching the first charge storage layer by using the protective layer as an etching protection pattern, a step of forming at least one first semiconductor column on the first charge storage layer in the first through hole, a step of forming at least first horizontal expanding part connected to an end of the first semiconductor column on the first conductive layers, a step of laminating multiple second conductive layers on the first horizontal expanding part, and a step of forming at least one second semiconductor column connected to the first horizontal expanding part through the second conductive layers.
Abstract translation: 提供一种用于制造3D结构的非易失性存储器件的方法。 非易失性存储装置的制造方法包括在基板上层叠多个第一导电层的步骤，形成贯穿第一导电层的至少一个第一贯通孔的工序，在第一导电层上形成至少一个第一电荷存储层的工序 第一通孔的内表面，在第一电荷存储层上形成保护层的步骤，通过使用保护层作为蚀刻保护图案对第一电荷存储层进行各向异性蚀刻的步骤，形成至少一个 在所述第一通孔中的所述第一电荷存储层上的第一半导体柱，形成在所述第一导电层上连接到所述第一半导体柱的端部的至少第一水平扩张部的步骤，在所述第一导电层上层叠多个第二导电层的步骤， 第一水平膨胀部分，以及形成连接到第一水平膨胀的至少一个第二半导体柱的步骤 部分通过第二导电层。
-
-
-
Search Results
14
records
(took 0.023 seconds)
