Abstract:
A vacuum channel transistor and a manufacturing method thereof are provided to secure operation stability by forming a cathode layer with a work function. In a vacuum channel transistor and a manufacturing method thereof, a vacuum channel transistor comprises an upper structure and a lower structure. In the upper structure, the anode layer(202) is formed on the lower surface of an upper plate(200). In the lower structure, a cathode layer(108) and a gate layer(112) are separated the top side of the lower substrate. A hollow is formed between the lower substrate and the cathode layer, and a cathode layer is formed with a work function material.
Abstract:
본 발명은 배선 수를 감축시킬 수 있는 마이크로 컬럼 전자빔 장치를 개시한다. 개시된 본 발명의 마이크로 컬럼 전자빔 장치는, LTCC(low temperature Co-fired Ceramic) 기판을 포함한다. 상기 LTCC 기판의 상면 소정 부분에 수 개의 편향기 전극이 형성되어 있으며, 상기 LTCC 기판의 상면 가장자리에 상기 편향기 전극에 외부 신호를 전달하는 패드 전극이 형성된다. 상기 LTCC 기판 내에는 상기 편향기 전극 및 패드 전극을 전기적으로 연결하는 연결수단이 형성된다. LTCC(low temperature Co-fired Ceramic), 편향기(deflector), 전자빔 리소그라피, RC 지연
Abstract:
본 발명은 자기 정렬된 카본나노튜브 팁을 이용한 전자빔 마이크로소스, 전자빔 마이크로소스 모듈 및 그 제조방법에 관한 것으로, 캐소드 전극으로 사용되는 전도성 기판, CNT 에미터, 그라운드 전극을 포함하고, 전도성 기판 상부에 CNT 에미터를 에워싸는 마이크로 캐비티를 형성하고 CNT 에미터로부터 방출된 전자를 관통할 수 있는 홀을 구비하는 구조로 형성되되, CNT 에미터는 금속 촉매의 표면으로부터 상기 전도성 기판과 수직한 방향으로 성장되어 홀의 중앙부에 자동 정렬된 탄소 나노 튜브를 이용한 전자빔 마이크로소스를 제공한다. 탄소나노튜브(CNT) 팁(Tip), 전계방출소자, 전자빔 마이크로컬럼, 자기정렬(Self-aligned) 소스 팁, 전자렌즈(Electrostatic Lens)
Abstract:
본 발명은 마이크로컬럼 전자빔 장치에 적용되는 전자빔 방출부에 관한 것이다. 마이크로컬럼 전자빔 장치에서 전자빔 방출부는 3mm 이내의 직경과 3mm 이내의 높이를 갖는 좁은 공간에 장착된다. 협소한 공간에서 전자빔을 방출하기 위해서는 전자빔 방출원(source)으로 사용되는 필라멘트(filament)의 온도를 1500도 이상으로 높게 유지시켜야 하는데, 온도 상승을 위해 필라멘트에 많은 량의 전류를 흘리게 되면 전류의 량이 증가될수록 필라멘트의 열화가 빨리 진행되고 단위 길이 당 전위차가 커져 방출되는 전자빔의 에너지 균일도가 저하된다. 본 발명은 협소한 공간에서도 길이를 최대화시킬 수 있고, 길이 증가에도 불구하고 견고함이 유지될 수 있는 전자빔 방출원을 구비하는 마이크로컬럼 전자빔 장치의 전자빔 방출부를 제공한다. 마이크로컬럼 전자빔, 전자빔 방출부, 방출원, 필라멘트, 열전자
Abstract:
본 발명은 처리 시간을 단축할 수 있는 전자빔 리소그라피 시스템을 개시한다. 개시된 본 발명은, 전자빔 리소그라피 공정을 실시하기 위한 전자빔 리소그라피 시스템으로서, 하나의 전송 챔버에 복수개의 전자빔 리소그라피용 챔버 및 입,출력 로드락 챔버가 클러스터 형태로 연결되어 있으며, 상기 전자빔 리소그라피용 챔버는 멀티 컬럼부를 포함한다.
Abstract:
본 발명은 마이크로 컬럼 전자빔 장치의 렌즈용 멤브레인 제작 방법에 관한 것으로, 실리콘 웨이퍼에 멤브레인층을 형성하고 실리콘 산화막 마스크를 이용하여 멤브레인층에 전자빔이 통과될 홀과 모니터링 패턴 홀을 각각 형성한다. 웨이퍼 전면과 배면 전체에 실리콘 질화막을 증착시켜 입힌 후 소정의 마스크를 이용한 사진식각(Photolithography) 공정으로 웨이퍼의 배면을 식각하여 상기 홀과 대응되도록 홈을 형성한다. 따라서 전자빔이 통과될 홀을 형성하는 과정에서 발생되었던 멤브레인의 부서짐이 방지되고 웨이퍼의 취급이 용이해진다. 또한, 홈을 형성하는 웨이퍼 식각 과정에서 모니터링 패턴을 육안으로 관찰하여 식각 정도를 확인할 수 있기 때문에 멤브레인의 두께 및 전자빔이 통과될 홀의 크기를 정확히 제어할 수 있어 제작의 안정성과 재현성이 향상된다. 또한, 본 발명은 반응성 이온식각 공정으로 전자빔이 통과될 홀을 형성한 후 비등방성 식각 방법으로 웨이퍼의 배면에 홈을 형성하기 때문에 화학용액 잔유물이 묻어 있는 웨이퍼를 반도체 제조 공정에 투입함으로 인해 발생되는 오염이 발생되지 않으며 공정이 간편해진다.
Abstract:
본 발명은 전계방출팁과 익스트랙터 전극과의 간격조정과 정렬이 용이하며 기존의 반도체 공정기술을 이용함으로써 용이하게 제작가능한 전자빔 소스 모듈과 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 반도체 기판을 캐소드 전극으로 하고, 단결정 실리콘 박막을 익스트랙터 전극으로 사용하는 전자 빔 소스 모듈에 있어서, 반도체 기판; 상기 기판 상에 형성되되, 상기 기판의 표면을 노출시키는 공동을 갖는 제 1 절연막; 상기 제 1 절연막 상에 형성되며, 상기 공동과 대응하는 영역에 상기 공동보다는 작은 크기의 개구부를 갖는 단결정 실리콘 박막; 상기 공동내부의 상기 노출된 반도체 기판 표면의 중앙부에 적층된 배리어 메탈과 금속촉매; 및 기판과 수직방향으로 상기 금속촉매 상에 형성되며, 상기 개구부에 자기정렬된 탄소나노튜브 전계방출 팁을 구비하며, 상기 반도체 기판은 SOI 웨이퍼이며, 상기 SOI 웨이퍼의 실리콘막과 상기 단결정 실리콘 박막은 적어도 10 18 atoms/cm 3 의 불순물 도핑 농도를 갖는 것을 특징으로 하는 전자빔 소스 모듈을 제공한다. 또한, 본 발명은 상기한 구조를 갖는 전자빔 소스 모듈 제조 방법을 제공한다.
Abstract:
PURPOSE: A deflector and a method are provided to achieve improved accuracy of alignment of deflection plates and structural stability by directly forming deflection plates, wire and pad on the substrate. CONSTITUTION: A deflector comprises an isolating substrate(11) having a hole formed at the center of the isolating substrate; a plurality of deflection plates arranged on the top and bottom of the isolating substrate along the circumference of the hole; a plurality of pads arranged along the edges of the top and bottom of the isolating substrate; and a plurality of wires for connecting the deflecting plates and the pads. The deflecting plates, wire, and the pad are integrally formed into a single unit. A method for manufacturing a deflector comprises a step of forming a hole at the center of a substrate, filling the hole with a polymer(13), and solidifying the resultant structure; a step of forming seed metal layers(14a,14b) on both sides of the substrate, and forming a first mask pattern in such a manner that the seed metal layer of the portion where a deflecting plate, wire and a pad are to be formed is exposed; a step of forming a first metal layer(16a) on the seed metal layer of the exposed portion; a step of forming second mask patterns on both sides of the substrate in such a manner that the first metal layer of the portion where the deflection plate is to be formed is exposed; a step of forming a second metal layer(16b) on the first metal layer of the exposed portion; a step of removing the second and first mask patterns; and a step of removing the seed metal layer of the exposed portion and the polymer from the hole.
Abstract:
PURPOSE: A method for manufacturing a silicon membrane of a micro column electron beam apparatus is provided to be capable of preventing the damage of the membrane and exactly controlling the thickness of the membrane and the size of an electron beam passing hole. CONSTITUTION: A membrane(12) is formed on the entire surface of a wafer(11). A plurality of holes(14) for passing electron beam are formed at the membrane by carrying out a photo etching process using a predetermined mask(13). A silicon nitride layer is deposited on the holes. A plurality of grooves(17) are formed by selectively etching the backside of the wafer using the photo etching process until the silicon nitride layer is exposed. Then, the silicon nitride layer is removed from the resultant structure.
Abstract:
PURPOSE: A test apparatus for testing automatically an internal memory of a semiconductor device is provided to perform automatically a test operation for a memory which is installed in a semiconductor device. CONSTITUTION: A scan circuit(103) is connected with an internal circuit(101), a pattern generator(102), and a data input buffer(104) in order to select pattern data in a test process or internal data in a normal process. A data input buffer(104) is connected with the scan circuit(103) and a memory cell(105) in order to buffer the data from the scan circuit(103). The memory cell(105) is connected with the data input buffer(104) and a data output buffer(108) in order to receive the data from the data input buffer(104) and transmit the data to the data output buffer(108). A comparing pattern generator(106) is connected with the pattern generator(102), a comparing result control circuit(109), the memory cell(105), and a comparator(107). The data output buffer(108) is connected with the memory cell(105) and the comparator(107). The comparator(107) is connected with the comparing pattern generator(106) and the data output buffer(108). The comparing result control circuit(109) controls the pattern generator(102) and the comparing pattern generator(106). A state display portion(110) is connected with the comparator(107).