公开(公告)号：KR1020050064564A

公开(公告)日：2005-06-29

申请号：KR1020030096035

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  김종대 ,  이대우 ,  노태문 ,  박일용 ,  권성구 ,  유병곤

IPC: G09G3/30

CPC classification number: G09G3/30 ,  G09G2310/027 ,  G09G2320/0276

Abstract: 본 발명은 디지털 신호를 아날로그 신호로 변환하고 이 변환과정에서 동시에 램프 신호를 생성하는 디지털-아날로그 변환/램프 회로를 구비하는 능동 구동형 EL의 소스 구동회로를 제공한다. 이를 통해 온도나 문턱전압 변동에 무관하고 종래의 램프 회로를 사용하지 않을 수 있어 고집적도가 가능하도록 할 수 있다.

公开(公告)号：KR100466540B1

公开(公告)日：2005-01-15

申请号：KR1020020051029

申请日：2002-08-28

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  김종대 ,  노태문 ,  구진근 ,  이대우 ,  김상기 ,  박일용

IPC: H03K19/00

CPC classification number: H03K19/0016

Abstract: The present invention relates to an input and output port circuit. The input and output port circuit comprises a signal register for storing output signals, an input/output register at which an input/output control signal for determining an input/output direction is stored, a plurality of control registers, a power supply switch circuit for selectively supplying a low voltage or a high voltage depending on a power mode control signal, a signal direction control circuit for determining the direction of the signal depending on a value of the signal register and a value of the input/output register, an output control circuit driven depending on the value of the control register and an output of the signal direction control circuit, and an output driving circuit for outputting the low voltage, the high voltage or the ground value depending on an output of the signal direction control circuit and an output of the output control circuit. The high voltage and the low voltage can be simultaneously driven using only a single output driving circuit and the single output driving circuit is constructed in multiple stages and is selectively driven by the output control register. Therefore, the power consumption can be saved.

Abstract translation: 输入和输出端口电路 输入和输出端口电路包括用于存储输出信号的信号寄存器，存储用于确定输入/输出方向的输入/输出控制信号的输入/输出寄存器，多个控制寄存器，用于电源开关电路 根据功率模式控制信号选择性地提供低电压或高电压;信号方向控制电路，用于根据信号寄存器的值和输入/输出寄存器的值来确定信号的方向;输出控制 电路根据控制寄存器的值和信号方向控制电路的输出进行驱动;以及输出驱动电路，用于根据信号方向控制电路的输出输出低电压，高电压或接地值，以及 输出控制电路的输出。 高电压和低电压可以仅使用单个输出驱动电路同时驱动，并且单个输出驱动电路构造为多个级并且由输出控制寄存器选择性地驱动。 因此，可以节省功耗。

公开(公告)号：KR1020040046176A

公开(公告)日：2004-06-05

申请号：KR1020020074015

申请日：2002-11-26

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  권성구 ,  박일용 ,  양일석 ,  이대우 ,  김상기 ,  유병곤 ,  김종대

IPC: H01L21/205

Abstract: PURPOSE: An apparatus for manufacturing a semiconductor device and a manufacturing method of the semiconductor device using the same are provided to be capable of effectively forming an insulating layer at a low temperature. CONSTITUTION: An apparatus for manufacturing a semiconductor device is provided with a reaction furnace(20), a wafer support part(40) installed in the reaction furnace for supporting a wafer, a heating part(50) for heating the wafer, a power supply(55) for supplying power to the heating part, and a gas flow part(10) for flowing reaction gas. The apparatus for manufacturing a semiconductor device further includes a plasma generating part(200) for transforming the reaction gas supplied from the gas flow part into ion reticle and supplying the ion reticle into the reaction furnace, and an ion removing part(300) for controlling the excessive flow of the ion reticle into the reaction furnace.

Abstract translation: 目的：提供一种用于制造半导体器件的装置和使用其的半导体器件的制造方法，以能够在低温下有效地形成绝缘层。 构成：半导体装置的制造装置具备反应炉（20），安装在用于支撑晶片的反应炉内的晶片支撑部（40），加热晶片的加热部（50），电源 （55），用于向加热部供电;以及气流部（10），用于使反应气体流动。 本发明的半导体装置的制造装置还包括：等离子体产生部（200），用于将从气体流供给的反应气体变换为离子掩模版并将离子掩模版供给到反应炉中;以及离子去除部（300） 离子掩模版过度流入反应炉。

公开(公告)号：KR1020030052491A

公开(公告)日：2003-06-27

申请号：KR1020010082476

申请日：2001-12-21

Applicant: 한국전자통신연구원

Inventor： 구진근 ,  김상기 ,  박일용 ,  김종대

IPC: H01L27/02

Abstract: PURPOSE: An one chip type thin film inductor and a method for manufacturing the same are provided to be capable of reducing the size and weight of a chip module package by forming an IC(Integrated Circuit) and the thin film inductor on the same semiconductor substrate. CONSTITUTION: The first and second well region(221,241) are formed in a semiconductor substrate(200). The first and second MOS(Metal Oxide Semiconductor) transistor(pMOS,nMOS) are formed on the first and second well region, respectively. A plurality of metal layer patterns(202,204) are electrically connected between the first and second MOS transistor and impurity regions(222,242). A protecting isolation layer(205) is located on the resultant structure for separating the metal layer patterns. A lower core layer pattern(262) is formed on the predetermined portion of the protecting isolation layer. The first polyimide layer(261), a metal coil layer(264), the second polyimide layer(263), an upper core layer pattern(269), and the third polyimide layer(267) are sequentially formed on the resultant structure.

Abstract translation: 目的：提供一种单片式薄膜电感器及其制造方法，能够通过在同一半导体衬底上形成IC（集成电路）和薄膜电感器来减小芯片组件封装的尺寸和重量 。 构成：第一和第二阱区（221,241）形成在半导体衬底（200）中。 第一和第二MOS（金属氧化物半导体）晶体管（pMOS，nMOS）分别形成在第一和第二阱区上。 多个金属层图案（202,204）电连接在第一和第二MOS晶体管与杂质区（222,242）之间。 保护隔离层（205）位于所得结构上，用于分离金属层图案。 在保护隔离层的预定部分上形成下芯层图案（262）。 在所得结构上依次形成第一聚酰亚胺层（261），金属线圈层（264），第二聚酰亚胺层（263），上芯层图案（269）和第三聚酰亚胺层（267）。

公开(公告)号：KR100515288B1

公开(公告)日：2005-09-20

申请号：KR1020030047184

申请日：2003-07-11

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  김병두 ,  김종대 ,  노태문 ,  이대우 ,  유병곤 ,  박일용 ,  권성구

IPC: G09G3/30

CPC classification number: G09G3/3283 ,  G09G3/3241 ,  G09G2310/027 ,  G09G2330/021

Abstract: 칩 내의 모든 내부회로들이 저전압 하에서 동작되어 저전력 및 고집적도가 가능하고, 패널측의 고전압으로부터 칩 내의 내부회로들을 보호할 수 있는 전류형 능동 구동 유기 EL 소스 드라이버가 개시되어 있는 바, 본 발명에 따른 소스 드라이버는, 데이터 저장을 위한 인에이블신호를 생성하여 출력하는 시프터레지스터부; 외부에서 입력되는 디지털 데이터를 저장하는 데이터래치부; 상기 인에이블신호에 의하여 상기 데이터를 순차적으로 저장한 후 로드신호에 의하여 저장된 데이터를 한꺼번에 병렬로 출력하는 라인래치부; 상기 라인래치부에서 출력된 디지털 데이터를 아날로그 신호로 변환하여 전류신호로서 출력하는 전류형 디지털-아날로그변환부; 및 상기 전류형 디지털-아날로그변환부의 출력을 외부 패널의 소스라인에 전달하고 상기 패널측의 고전압으로 부터 내부회로들을 보호하기 위한 고전압보호수단을 포함하며, 상기 시프트레지스터부, 상기 데이터래치부, 상기 라인래치부, 상기 전류형 디지털-아날로그 변환부 및 상기 고전압보호회로부는 저전압(Normal Voltage) 구동회로들인 것을 특징으로 한다.

公开(公告)号：KR100489802B1

公开(公告)日：2005-05-16

申请号：KR1020020081474

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  양일석 ,  박일용 ,  유병곤 ,  김종대

IPC: H05B33/00

CPC classification number: H01L21/823462 ,  H01L27/088 ,  H01L27/1203

Abstract: 본 발명은 고전압 및 저전압 소자의 구조와 그 제조방법에 관한 것으로, SOI 기판 위에 형성된 고전압 및 저전압 소자의 구조에 있어서, SOI 기판 내의 실리콘 소자 영역의 높이가 고전압 소자 영역 보다 저전압 소자 영역이 높도록 단차가 있고, 고전압 소자가 형성되는 실리콘소자 영역의 두께는 저전압 소자의 소스 및 드레인의 불순물의 접합깊이와 일치되도록 형성하는 것을 특징으로 한다. 따라서, SOI 기판 내의 실리콘 소자영역을 고전압 소자 영역 및 저전압 소자 영역으로 나누어 산화막 성장법을 통해 단차를 두어 차별화 하므로, 낮은 접합 캐패시턴스를 갖는 고전압 소자를 제조할 수 있고, 기존의 CMOS 공정 및 소자 특성과 호환성을 갖는 저전압 소자를 동시에 제조할 수 있는 효과가 있다.

公开(公告)号：KR1020040054436A

公开(公告)日：2004-06-25

申请号：KR1020020081474

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  양일석 ,  박일용 ,  유병곤 ,  김종대

IPC: H05B33/00

CPC classification number: H01L21/823462 ,  H01L27/088 ,  H01L27/1203

Abstract: PURPOSE: A structure of a high-voltage element, a structure of a low-voltage element, and a fabricating method thereof are provided to form the high-voltage element having low junction capacitance and the low-voltage element having a compatible characteristic by dividing a silicon element region into a high-voltage element region and a low-voltage element region. CONSTITUTION: A first oxide layer and a nitride layer are sequentially deposited on an SOI substrate including a bottom substrate(200), a buried oxide layer(202), and a top silicon layer. A high-voltage element region is defined on an entire structure and the nitride layer and the first oxide layer are removed from the high-voltage element region. A second oxide layer is grown on the high-voltage element region. The second oxide layer, the remaining nitride layer, and the first oxide layer are removed therefrom. An isolation region is defined. A high-voltage element region and a low voltage element region are formed on the isolation region by etching the top silicon region. A p-well(214) is formed on the low-voltage element region. A p-well(218) and a floating region(216) are formed on the high-voltage element region. A thin gate insulating layer(228) is formed on the low-voltage element region. A thick gate insulating layer(226) is formed on the high-voltage element region. A plurality of gate electrodes(230a,230b), a plurality of LDD regions(232a-232c), a plurality of sidewall oxide layers, and a plurality of source/drain regions(236a-236d) are formed on the low-voltage element region and the high-voltage element region. An interlayer dielectric(238) is deposited on a top part of the entire structure. A source electrode(240a) and a drain electrode(242a) are formed thereon.

Abstract translation: 目的：提供高电压元件的结构，低电压元件的结构及其制造方法，以形成具有低结电容的高电压元件，并且通过划分具有兼容特性的低电压元件 将硅元件区域变成高电压元件区域和低电压元件区域。 构成：第一氧化物层和氮化物层依次沉积在包括底部衬底（200），掩埋氧化物层（202）和顶部硅层的SOI衬底上。 在整个结构上限定高电压元件区域，并且从高电压元件区域去除氮化物层和第一氧化物层。 在高电压元件区域上生长第二氧化物层。 从其去除第二氧化物层，剩余氮化物层和第一氧化物层。 定义了隔离区域。 通过蚀刻顶部硅区域，在隔离区域上形成高电压元件区域和低电压元件区域。 在低电压元件区域上形成p阱（214）。 在高电压元件区域上形成p阱（218）和浮动区域（216）。 在低电压元件区域上形成薄栅极绝缘层（228）。 在高电压元件区域上形成厚栅极绝缘层（226）。 多个栅极（230a，230b），多个LDD区（232a-232c），多个侧壁氧化物层和多个源/漏区（236a-236d）形成在低电压元件 区域和高压元件区域。 层间电介质（238）沉积在整个结构的顶部。 在其上形成源电极（240a）和漏电极（242a）。

公开(公告)号：KR1020030034584A

公开(公告)日：2003-05-09

申请号：KR1020010066228

申请日：2001-10-26

Applicant: 한국전자통신연구원

Inventor： 양일석 ,  구진근 ,  이대우 ,  김상기 ,  김종대 ,  노태문 ,  박일용

IPC: H02M3/28

Abstract: PURPOSE: A multi-output DC-DC converter is provided to be capable of outputting a multi-level voltage using one embedded inductor having a plurality of output taps. CONSTITUTION: An inductor part(300) is supplied with an input voltage and has a plurality of output taps which are spaced apart from each other. The first switching unit(230) consists of a plurality of transistors cascaded between each output tap of the inductor part and a common node and controlled by corresponding control signals. The second switching unit(210) is connected between the common node and the output terminal and is controlled by the control signal. The third switching unit(220) consists of a plurality of transistors which are connected in parallel between the common node and a ground voltage and are selectively operated according to corresponding control signals.

Abstract translation: 目的：提供多输出DC-DC转换器，以便能够使用具有多个输出抽头的一个嵌入式电感器输出多电平电压。 构成：电感器部件（300）被提供有输入电压并且具有彼此间隔开的多个输出抽头。 第一开关单元（230）由在电感器部分的每个输出抽头和公共节点之间级联并由相应的控制信号控制的多个晶体管组成。 第二开关单元（210）连接在公共节点和输出端子之间，并由控制信号控制。 第三开关单元（220）由在公共节点和接地电压之间并联连接的多个晶体管组成，并根据相应的控制信号选择性地工作。

公开(公告)号：KR100578745B1

公开(公告)日：2006-05-12

申请号：KR1020040069589

申请日：2004-09-01

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  권성구 ,  박일용 ,  양일석 ,  유병곤 ,  김종대

IPC: H01L21/336 ,  H01L29/78

Abstract: 본 발명은 다중 게이트 모스(MOS) 트랜지스터 및 그 제조 방법에 관한 것으로, SOI(silicon on insulator) 기판을 이용하여 2개의 실리콘 핀(fin)이 수직으로 적층된 구조를 형성하고, 상부 실리콘 핀의 4측면과 하부 실리콘 핀의 3측면을 채널로 이용함으로써 채널 폭이 증가되어 소자의 전류구동력이 향상되고, 공정의 최적화 및 안정화를 통해 저전력 및 고성능의 나노급 반도체 집적회로(IC) 및 고집적 메모리 집적회로(IC)를 제작할 수 있다.
실리콘 핀, 다중 게이트, 채널 폭, 공핍, 전류구동력

公开(公告)号：KR100440445B1

公开(公告)日：2004-07-15

申请号：KR1020010060460

申请日：2001-09-28

Applicant: 한국전자통신연구원

Inventor： 김상기 ,  김종대 ,  박일용

IPC: H01F27/245

Abstract: PURPOSE: A coaxial inductor is provided to make it possible to change the size and shape of an inductor by forming a magnetic substance and a conductor having a common axis, and to prevent the influence of noise caused by the exposure of an inductor by coating the inductor with an electromagnetic wave shielding film. CONSTITUTION: A thin insulating film(22) is coated on a conductor(21). A core magnetic substance(23), selected from Fe, nickel, cobalt, NiFe, chrome, molybdenum, tungsten silicon steel, ferrite or an alloy thereof, is coated in a thickness of hundreds of Å to tens of mm on the insulating film(22). An electromagnetic wave shielding film(24) is formed on the core magnetic substance(23). Finally, an insulating film(25) is coated on the electromagnetic wave shielding film(24) to form a coaxial inductor(20). The conductor(21), insulating film(22), magnetic substance(23), electromagnetic wave shielding film(24) and insulating film(25) have a common axis.

Abstract translation: 目的：提供一种同轴电感器，通过形成具有共同轴线的磁性物质和导体，可以改变电感器的尺寸和形状，并且可以防止由于电感器的暴露而引起的噪声的影响 带电磁波屏蔽膜的电感器。 构成：在导体（21）上涂覆薄绝缘膜（22）。 选自Fe，镍，钴，NiFe，铬，钼，钨硅钢，铁素体或它们的合金的核心磁性物质（23）被涂覆成数百埃耳的厚度; 到绝缘膜（22）上的数十毫米。 电磁波屏蔽膜（24）形成在核磁性物质（23）上。 最后，在电磁波屏蔽膜（24）上涂敷绝缘膜（25），形成同轴电感器（20）。 导体（21），绝缘膜（22），磁性体（23），电磁波屏蔽膜（24）和绝缘膜（25）具有共同的轴。