-
公开(公告)号：KR1020170095793A
公开(公告)日：2017-08-23
申请号：KR1020170102495
申请日：2017-08-11
Applicant: 한국전자통신연구원
IPC: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/59
CPC classification number: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/59 , H04N19/61
Abstract: 움직임탐색시효율적인움직임벡터추출방법및 그장치가개시된다. 원영상에서탐색개시위치를결정하여나선형움직임탐색을수행하는단계및 P 픽처탐색시서브샘플링영상에서의탐색수행여부를판정하는단계를포함하는움직임벡터추출방법은서브샘플링영상을이용하면서나선형움직임탐색, 확장탬플릿의복수병용이라는방안을조합한새로운계층나선형움직임탐색방법인서브샘플링탐색에의한다수의움직임벡터후보검출에의해탐색정도(accuracy)를개선할수 있는효과가있다.
Abstract translation: 公开了一种用于运动搜索的高效运动矢量提取方法和装置。 1.一种提取运动矢量的方法，该方法包括：通过确定原始图像中的搜索开始位置来执行螺旋运动搜索;以及确定是否在P图片搜索期间在二次采样图像中执行搜索， 作为组合扩展模板的多个组合的新的分层螺旋运动搜索方法的二次采样搜索具有通过检测多个运动矢量候选来提高准确度的效果。
-
公开(公告)号：KR101419379B1
公开(公告)日：2014-07-15
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
Abstract: 본 발명은 분산 메모리를 가지는 다중 프로세서 시스템을 위한 네트워크 부하 감소 방법 및 노드의 구조에 관한 것으로서, 구체적으로는 본 발명의 네트워크 부하 감소 방법은 분산 메모리 및 공유자 이력 테이블을 저장하는 보조 메모리를 가지는 노드들로 구성된 다중 프로세서 시스템을 이용하며, 공유자 노드의 이력을 상기 보조 메모리의 공유자 이력 테이블에 기록하는 이력 기록 과정, 상기 보조 메모리의 공유자 이력 테이블을 참조하여 공유 데이터를 요청하는 공유 데이터 요청 과정 및 상기 분산 메모리의 공유 데이터를 삭제하고 상기 보조 메모리에 저장된 공유자 이력 테이블을 갱신하는 공유 데이터 삭제 과정을 포함한다.
-
公开(公告)号：KR1020120066309A
公开(公告)日：2012-06-22
申请号：KR1020100127579
申请日：2010-12-14
Applicant: 한국전자통신연구원
IPC: H04N19/573 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/59
CPC classification number: H04N19/557 , H04N19/53 , H04N19/533 , H04N19/56 , H04N19/61 , H04N19/573 , H04N19/59
Abstract: PURPOSE: An apparatus for extracting a motion is provided to search spiral motion in detecting motion in case of detecting the motion. CONSTITUTION: An apparatus for extracting a motion comprises: a detection unit(110) for determining searching start location in an original image and performs spiral motion search in the original image; a search range determination unit(120) for determining searching of sub-sampling image in P picture search; a standard deviation calculator(121) for calculating standard deviation of X and Y components of a motion vector in case of finishing P picture search; and a standard deviation comparator(122) for comparing calculated standard deviation with a predetermined threshold value.
Abstract translation: 目的：提供一种用于提取运动的装置，用于在检测到运动的情况下检测运动的螺旋运动。 一种用于提取动作的装置，包括：检测单元，用于确定原始图像中的搜索开始位置，并在原始图像中执行螺旋运动搜索; 搜索范围确定单元，用于确定P图像搜索中的子采样图像的搜索; 用于在完成P图像搜索的情况下计算运动矢量的X和Y分量的标准偏差的标准偏差计算器（121） 以及用于将计算的标准偏差与预定阈值进行比较的标准偏差比较器（122）。
-
公开(公告)号：KR1020100067586A
公开(公告)日：2010-06-21
申请号：KR1020090031779
申请日：2009-04-13
Applicant: 한국전자통신연구원
CPC classification number: H04N19/43 , H04N19/124 , H04N19/176
Abstract: PURPOSE: An SAE computing device and H.264 coding apparatus including the same are provided to advance power on of the reverse conversion and inverse quantization by calculating quantized DC element required for IQIT and the dequantized DC element. CONSTITUTION: A plurality of subtractions(411) calculates the differences of the estimate signals and input signals. A plural absolute value calculator(412) calculates the absolute values about the calculated differences. A plural operation mode selector(413) selects the output signals of subtraction parts. If the SAE calculation mode operates, the operation mode options select the output signals of absolute value calculation parts.
Abstract translation: 目的：提供包括该SAE计算装置和H.264编码装置的SAE计算装置和H.264编码装置，以通过计算IQIT和逆量化DC元件所需的量化DC元件来提前进行反向转换和逆量化。 构成：多个减法（411）计算估计信号和输入信号的差。 多值绝对值计算器（412）计算关于所计算的差的绝对值。 多个操作模式选择器（413）选择减法部分的输出信号。 如果SAE计算模式运行，则运行模式选项将选择绝对值计算部分的输出信号。
-
公开(公告)号：KR1020100062829A
公开(公告)日：2010-06-10
申请号：KR1020090026889
申请日：2009-03-30
Applicant: 한국전자통신연구원
CPC classification number: H04N19/11 , H04N19/105 , H04N19/176
Abstract: PURPOSE: A high speed intra prediction method is provided, which can reduce the processing time of the intra prediction by selecting the prediction mode of 16x16 size and 8x8 from the maldistribution of the prediction result mode of 4x4 size. CONSTITUTION: An intra prediction apparatus predicts the intra 4x4 size(101). If the prediction result of 4x4 size is not mal-distributed in the specific mode, then the intra prediction apparatus confirms the utilization coefficient of 8x8 size through the prediction result of 8x8 size(102). If the sum of the arbitrary mode is bigger than 9, then the intra prediction apparatus performs the intra prediction of 8x8 size(103,104). The intra prediction apparatus performs the intra prediction of 16x16 size(105).
Abstract translation: 目的：提供一种高速帧内预测方法，通过从4×4大小的预测结果模式的分布不均匀中选择16×16大小和8×8的预测模式，可以减少帧内预测的处理时间。 组成：一种帧内预测装置预测的内4×4大小（101）。 如果4×4大小的预测结果是没有误分布在特定的模式，则帧内预测设备确认通过8×8大小（102）的预测结果的8×8大小的利用系数。 如果任意模式的总和大于9越大，则帧内预测装置执行8×8尺寸（103104）的帧内预测。 帧内预测装置进行16×16的大小（105）的帧内预测。
-
Patent Agency Ranking
公开(公告)号：KR100950042B1
公开(公告)日：2010-03-29
申请号：KR1020080089241
申请日：2008-09-10
Applicant: 한국전자통신연구원
IPC: H04N19/436
Abstract: 본 발명은 가변 시간 슬롯을 가지는 파이프라인 기법을 이용한 영상 부호화 장치 및 방법에 관한 것으로서, 특히 파이프라인 구조로 H.264 영상 부호화 과정을 수행함에 있어서 시간 슬롯의 길이를 가변적으로 조절함으로써 영상 부호화의 수행시간을 단축시킬 수 있는 영상 부호화 장치 및 방법에 관한 것이다. 본 발명에 따른 영상 부호화 장치는 입력된 디지털 영상 신호를 구성하는 매크로 블록에 대하여 H.264 표준에 따른 영상 부호화 단계들을 파이프라인 구조로 수행하는 복수의 기능 블록들; 및 상기 복수의 기능 블록들로부터 수신한 종료 신호에 기반하여 상기 파이프라인 구조를 구성하는 시간 슬롯의 길이를 제어하는 제어부로 구성된다. 본 발명은 각각의 기능 블록에서 발생되는 종료 신호를 이용하여 영상 부호화 단계의 수행 시간에 따라 시간 슬롯의 길이를 조절함으로써, 고정된 길이의 시간 슬롯을 사용함으로써 발생하는 수행 시간의 지연 및 불필요한 전력 소비를 방지할 수 있다.
H.264, 파이프라인, 가변 시간 슬롯-
公开(公告)号：KR100923164B1
公开(公告)日：2009-10-23
申请号：KR1020070113572
申请日：2007-11-08
Applicant: 한국전자통신연구원
IPC: G06F17/50
Abstract: 본 발명은 소프트웨어 및 하드웨어로 구현된 영상코덱의 통합 시뮬레이션 방법에 관한 것으로, 소프트웨어 코덱을 기반으로 하드웨어 코덱의 개발시에, 다양한 입력 영상에 대한 코덱 파라미터를 변경하면서 소프트웨어 코덱 및 하드웨어 코덱을 다양하게 조합하여 흐름도에 정의된 정형화된 방식에 따라 시뮬레이션하고 그 결과를 검증할 수 있는, 소프트웨어 및 하드웨어로 구현된 영상코덱의 통합 시뮬레이션 방법을 제공하고자 한다.
이를 위하여, 본 발명은 시뮬레이션 방법에 있어서, 시뮬레이션을 위한 전체작업을 흐름도의 수행순서에 따라 배치되는 단위작업으로 구분하고, 각 단위작업을 작업 간의 연결성을 가지고 수행되는 연결노드, 연결성을 갖지 않고 독립적으로 수행되는 독립노드, 하위 계층구조로 안내하는 하위노드로 정의하는 단계; 상기 하위노드를 상기 흐름도에 연계된 여러 단계의 계층구조를 갖는 하위 흐름도로 표현하고, 상기 하위 흐름도에 사용된 각 단위작업을 연결성, 독립성 및 계층성에 따라 다시 연결노드, 독립노드 및 하위노드로 정의하는 단계; 및 상기 정의된 노드들에 의해 형성된 작업 흐름을 따라 시뮬레이션을 수행하는 단계를 포함한다.
소프트웨어 코덱, 하드웨어 코덱, 통합 시뮬레이션, 연결작업, 독립작업, 하위흐름도-
公开(公告)号：KR100914919B1
公开(公告)日：2009-08-31
申请号：KR1020070126488
申请日：2007-12-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 H.264/AVC 표준형 영상 부호화기(Encoder)에 사용되는 영상을 입력하기 위한 비디오 입력 장치에 관한 것이다.
본 발명에 따른 비디오 입력 장치는 자연 영상 입력을 위한 카메라 모드와 소정 파일 형태의 영상 데이터 입력을 위한 파일 모드를 동시에 지원함으로써, 디지털 비디오 저장기(DVR) 및 실시간 이동 단말기 애플리케이션 등에서는 실시간 자연 영상 입력을 위한 카메라 모드를 지원하고, 영상 컨텐츠의 부호화를 필요로 하는 멀티미디어 방송 애플리케이션 등에서는 소정 파일 형태의 영상 입력을 가능하게 한다.
특히, 본 발명에 따른 비디오 입력 장치는 상기 파일 모드 지원에 의해 추가적인 테스트용 인터페이스 장치 없이도 영상 데이터 부호화기 IP 개발(RTL 시뮬레이션 또는 FPGA 레벨 기능 검증) 단계에서 필요한 소정 형태의 영상 입력을 가능하게 하므로, 부가 장치를 필요로 하지 않으며, 또한 검증 시간도 단축시킬 수 있다.-
公开(公告)号：KR1020090065184A
公开(公告)日：2009-06-22
申请号：KR1020070132651
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04N19/57
CPC classification number: H04N19/57 , H04N19/159 , H04N19/176
Abstract: A block size partition method at inter prediction and an apparatus thereof are provided to simply determine partition when size of a block is partitioned at inter prediction. One standard reference frame is selected(501). It is searched whether to partition an upper macro block of the current frame according to the selected standard reference frame. A fractional size of the upper macro block of the current frame is determined(505). The upper macro block of the current frame is compared with another particular reference frame except the standard reference frame to search whether to partition the upper macro block(507). If the fractional size of the upper macro block determined by comparing with the standard reference frame is different from a fractional size of the upper macro block determined by comparing with the particular reference frame, block size searching of the upper macro block of the current frame is interrupted.
Abstract translation: 提供了帧间预测中的块大小分割方法及其装置，用于简单地确定当块的大小在帧间预测时被划分时的分区。 选择一个标准参考系（501）。 根据所选择的标准参考帧搜索当前帧的上部宏块是否分区。 确定当前帧的上部宏块的分数大小（505）。 将当前帧的上部宏块与除了标准参考帧之外的另一特定参考帧进行比较，以搜索是否对上部宏块进行分区（507）。 如果通过与标准参考帧比较确定的上部宏块的分数大小与通过与特定参考帧进行比较确定的上部宏块的分数大小不同，则当前帧的上部宏块的块大小搜索为 中断。
-
公开(公告)号：KR100798302B1
公开(公告)日：2008-01-28
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 하나 이상의 프로세서와 상기 프로세서에 의해서 제어되는 다양한 하드웨어 모듈을 포함하는 시스템 온칩의 통신 구조에 관한 것으로,
본 발명의 시스템 온칩은 상기 시스템 온칩에 포함된 하드웨어 모듈들의 동작을 제어하는 하나 이상의 프로세서와, 상기 하드웨어 모듈들 중 상기 프로세서의 제어를 받아서 동작하는 하나 이상의 슬레이브 모듈과, 상기 하드웨어 모듈들 중 상기 슬레이브 모듈을 제어하되, 상기 프로세서의 제어를 받지 않고 동작하는 하나 이상의 마스터 모듈과, 상기 프로세서와 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 버스와, 상기 마스터 모듈과 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 네트워크를 포함한다.
본 발명에 따른 시스템 온칩은 두 가지의 데이터 통신 경로를 복합적으로 갖도록 하여, 데이터 전송의 특성에 따라서 서로 다른 통신 경로를 사용하도록 함으로써 우수한 성능의 시스템 온칩을 설계할 수 있도록 하는 효과가 있다.
시스템 온칩, 프로세서, 온칩 버스, 온칩 네트워크
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.024 seconds)
