中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

62 records (took 0.036 seconds)

    반도체 소자 및 그 제조 방법
    12.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号：KR1020170069639A

    公开(公告)日：2017-06-21

    申请号：KR1020150177102

    申请日：2015-12-11

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

    IPC: H01L29/10 ,  H01L29/16 ,  H01L21/02 ,  H01L29/66 ,  H01L29/47 ,  H01L29/423 ,  H01L21/265

    CPC classification number: H01L29/7805 ,  H01L21/047 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7806 ,  H01L29/7813

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하는트렌치, 상기 n- 형에피층에위치하며, 상기트렌치의측면에위치하는 n+ 형영역및 제1 p형영역, 상기 n- 형에피층에위치하며, 상기제1 p형영역과이격되어있는복수의제2 p형영역, 상기트렌치에위치하는제1 게이트전극및 상기제1 게이트전극으로부터연장되어있는복수의제2 게이트전극을포함하는게이트전극, 상기게이트전극위에상기게이트전극과절연되어위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기복수의제2 p형영역을서로이격되어있고, 상기소스전극은상기복수의제2 p형영역및 상기복수의제2 p형영역사이에위치하는상기 n- 형에피층과접촉한다.

    Abstract translation: 根据本发明实施例的半导体器件包括位于n +型碳化硅衬底的第一表面上的n型外延层，位于n型外延层中的沟槽， 位于所述沟槽侧面的n +型区域和第一p型区域;位于所述n型层中且与所述第一p型区域间隔开的多个第二p型区域; 栅电极，包括第一栅电极和从所述第一栅电极延伸的多个第二栅电极;源电极，以与所述栅电极绝缘的关系设置在所述栅电极上; 以及位于两侧的漏电极，其中所述多个第二p型区域彼此间隔开，并且所述源电极位于所述多个第二p型区域与所述多个第二p型区域之间， n型接触层板层。

    쇼트키 배리어 다이오드 및 그 제조 방법
    13.
    发明授权
    쇼트키 배리어 다이오드 및 그 제조 방법 有权

    公开(公告)号：KR101724464B1

    公开(公告)日：2017-04-07

    申请号：KR1020150106106

    申请日：2015-07-27

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  박정희 ,  천대환 ,  이종석

    IPC: H01L29/872 ,  H01L29/47 ,  H01L29/66

    CPC classification number: H01L29/66143 ,  H01L21/02529 ,  H01L21/26506 ,  H01L21/30604 ,  H01L21/76895 ,  H01L23/535 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

    Abstract: 쇼트키배리어다이오드및 그제조방법이개시된다. 본발명의실시예에따른쇼트키배리어다이오드는 n+형탄화규소기판; 상기 n+형탄화규소기판의일면에형성되는 n-형에피층; 상기 n-형에피층내부에형성되는복수의 p+ 영역; 상기전극영역의 n-형에피층상부에형성되는쇼트키전극; 및상기 n+형탄화규소기판의타면에형성되는오믹전극을포함하고, 상기복수의 p+ 영역은상기 n-형에피층내부에서일정각격이격되도록형성된다. 또한, 본발명의실시예에따른쇼트키배리어다이오드의제조방법은 n+형탄화규소기판의일면에 n-형에피층을형성하는단계; 상기 n-형에피층의상면에일정간격이격되도록복수의트렌치를패터닝하는단계; 상기복수의트렌치내부에제1 차단부를형성하는단계; 상기 n-형에피층상단에서일정간격이격되도록복수의제2 차단부를형성하는단계; 상기제1 차단부및 제2 차단부를마스크로하여상기 n-형에피층에 p+ 이온주입으로 p+ 영역을형성하는단계; 상기복수의제1 차단부및 제2 차단부를제거하는단계; 상기 p+ 영역을감싸도록상기 n-형에피층을성장시키는단계; 상기성장된 n-형에피층상부에쇼트키전극을형성하는단계; 및상기 n+형탄화규소기판의타면에오믹전극을형성하는단계로이루어진다.

    쇼트키 배리어 다이오드 및 그 제조 방법
    16.
    发明授权
    쇼트키 배리어 다이오드 및 그 제조 방법 有权
    SHOTTKY BARRIER二极管及其制造方法

    公开(公告)号：KR101518905B1

    公开(公告)日：2015-05-11

    申请号：KR1020130167807

    申请日：2013-12-30

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  홍경국 ,  이종석 ,  박정희 ,  정영균

    IPC: H01L29/872 ,  H01L21/329

    CPC classification number: H01L29/872 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

    Abstract: 본발명의한 실시예에따른쇼트키배리어다이오드는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, n- 형에피층내에위치하는제1 p+ 영역, n- 형에피층및 제1 p+ 영역위에위치하는 n형에피층, n형에피층내에위치하는제2 p+ 영역, n형에피층및 제2 p+ 영역위에위치하는쇼트키금속, 그리고 n+ 형탄화규소기판의제2면에위치하는오믹금속을포함하고, 제1 p+ 영역과제2 p+ 영역은서로접촉되어있다.

    Abstract translation: 根据本发明的肖特基势垒二极管包括位于n +型碳化硅的第一表面上的n-型外延层，位于n-外延层中的n-型外延层，位于n +型碳化硅中的第一p +区 位于第一p +区上的类型epi层，n型外延层和n型外延层，位于n型外延层中的第二p +区，位于n型外延层上的肖特基金属和第二p +区 和位于n +碳化硅衬底的第二表面上的欧姆金属。 第一个p +区域触及第二个p +区域。

    쇼트키 배리어 다이오드 및 그 제조 방법
    17.
    发明授权
    쇼트키 배리어 다이오드 및 그 제조 방법 有权

    公开(公告)号：KR101427948B1

    公开(公告)日：2014-08-08

    申请号：KR1020120148601

    申请日：2012-12-18

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  이종석 ,  홍경국 ,  정영균

    IPC: H01L29/872 ,  H01L21/329

    CPC classification number: H01L29/872 ,  H01L29/1608 ,  H01L29/66143 ,  H01L29/8611

    Abstract: 본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형 에피층, n-형 에피층 내부에 배치되어 있으며, n+형 탄화 규소 기판의 제1면의 제1 부분에 배치되어 있는 복수 개의 n형 필라 영역, n-형 에피층이 표면에 배치되어 있으며, n형 필라 영역과 떨어져 있는 복수 개의 p+ 영역, n-형 에피층 및 p+ 영역 위에 배치되어 있는 쇼트키 전극, 그리고 n+형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함하고, n형 필라 영역의 도핑 농도는 n-형 에피층의 도핑 농도보다 크다.

    반도체 소자 및 그 제조 방법
    18.
    发明公开
    반도체 소자 및 그 제조 방법 无效
    半导体器件及其制造方法

    公开(公告)号：KR1020140085141A

    公开(公告)日：2014-07-07

    申请号：KR1020120155374

    申请日：2012-12-27

    Applicant: 현대자동차주식회사

    Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/1608 ,  H01L21/0455 ,  H01L29/0623 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/66287

    Abstract: A semiconductor device according to an embodiment of the present invention comprises an n+ type silicon carbide substrate; a first p-type pillar region and an n− type epitaxial layer disposed on a first surface of the n+ type silicon carbide substrate; a p-type epitaxial layer and an n+ region sequentially disposed on the n− type epitaxial layer; a trench penetrating the n+ region and the p type epitaxial layer and disposed on the n− type epitaxial layer; a gate insulating film disposed within the trench; a gate electrode disposed on the gate insulating film; an oxide film disposed on the gate electrode; a source electrode disposed on the p-type epitaxial layer, the n+ region, and the oxide film; and a drain electrode positioned on a second surface of the n+ type silicon carbide substrate, wherein the first p-type pillar region is disposed within the n− type epitaxial layer, the first p-type pillar region is disposed below the trench, and the first p-type pillar region is spaced apart from the trench.

    Abstract translation: 根据本发明实施例的半导体器件包括n +型碳化硅衬底; 设置在n +型碳化硅衬底的第一表面上的第一p型支柱区域和n-型外延层; 顺序地设置在n型外延层上的p型外延层和n +区; 穿过n +区和p型外延层并设置在n型外延层上的沟槽; 设置在所述沟槽内的栅极绝缘膜; 设置在所述栅极绝缘膜上的栅电极; 设置在栅电极上的氧化膜; 设置在p型外延层上的源电极，n +区和氧化膜; 以及位于所述n +型碳化硅衬底的第二表面上的漏电极，其中所述第一p型支柱区域设置在所述n型外延层内，所述第一p型支柱区域设置在所述沟槽的下方， 第一p型柱区域与沟槽间隔开。

    반도체 소자의 제조 방법
    19.
    发明授权
    반도체 소자의 제조 방법 有权
    半导体器件的方法制造

    公开(公告)号：KR101382316B1

    公开(公告)日：2014-04-08

    申请号：KR1020120157483

    申请日：2012-12-28

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  홍경국 ,  이종석 ,  천대환

    IPC: H01L21/336 ,  H01L29/78

    CPC classification number: H01L29/66068 ,  H01L29/1608 ,  H01L29/66666 ,  H01L29/7827

    Abstract: The present invention relates to a method for manufacturing a semiconductor device, wherein the method comprises the steps of: sequentially forming an n-type epitaxial layer, a p-type epitaxial layer and n+ area on a first surface of a n+ type silicon carbide substrate; forming a photosensitive film pattern on the part of the n+ area; sequentially forming a first metal layer and a second metal layer on the photosensitive film pattern and n+ area; forming a first metal layer pattern and a second metal layer pattern exposing part of the n+ area by removing the photosensitive film pattern and the first and second metal layers positioned on the photosensitive film pattern; forming a preliminary trench by performing a first etching process for etching the part of the exposed n+ area by using the first metal layer pattern and the second metal layer pattern as a mask; and forming a trench by performing a second etching process for etching the preliminary trench, wherein the depth of the preliminary trench is equal or less than 1 micrometer.

    Abstract translation: 本发明涉及一种制造半导体器件的方法，其中该方法包括以下步骤：在n +型碳化硅衬底的第一表面上依次形成n型外延层，p型外延层和n +区域 ; 在n +区域的一部分上形成感光膜图案; 在感光膜图案和n +区域上依次形成第一金属层和第二金属层; 通过去除感光膜图案和位于感光膜图案上的第一和第二金属层，形成暴露n +区域的一部分的第一金属层图案和第二金属层图案; 通过使用第一金属层图案和第二金属层图案作为掩模，通过执行用于蚀刻暴露的n +区域的一部分的第一蚀刻工艺来形成预备沟槽; 以及通过执行蚀刻所述预备沟槽的第二蚀刻工艺来形成沟槽，其中所述预备沟槽的深度等于或小于1微米。

    반도체 소자 및 그 제조 방법
    20.
    发明授权
    반도체 소자 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR101371495B1

    公开(公告)日：2014-03-10

    申请号：KR1020120157508

    申请日：2012-12-28

    Applicant: 현대자동차주식회사

    Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/66666 ,  H01L29/0688 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42312 ,  H01L29/42316 ,  H01L29/4232 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/66787 ,  H01L29/66795 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7834 ,  H01L29/7827

    Abstract: According to one embodiment of the present invention, a semiconductor element includes: an n+ type silicon carbide substrate; an n- type epi layer, a p type epi layer and an n+ region which are arranged in order on the first surface of the n+ type silicon carbide substrate; a trench which penetrates the n+ region and p type epi layer, is placed on the n- type epi layer, and includes a plurality of projections arranged on both lateral sides; a gate insulation film which is placed inside the trench; a gate electrode which is placed on the gate insulation film; an oxide film which is placed on the gate electrode; a source electrode which is placed on the p type epi layer, n+ region, and oxide film; and a drain electrode which is placed on the second surface of the n+ type silicon carbide substrate. The projections are stretched out to the p type epi layer.

    Abstract translation: 根据本发明的一个实施例，半导体元件包括：n +型碳化硅衬底; 在n +型碳化硅衬底的第一表面上依次布置n型外延层，p型外延层和n +区域; 穿过n +区和p型epi层的沟槽被放置在n型外延层上，并且包括布置在两个侧面上的多个突起; 栅极绝缘膜，放置在沟槽内; 放置在栅极绝缘膜上的栅电极; 放置在栅电极上的氧化膜; 放置在p型外延层，n +区和氧化膜上的源电极; 以及放置在n +型碳化硅衬底的第二表面上的漏电极。 突起伸展到p型外延层。

Patent Agency Ranking