公开(公告)号：DE112010004406B4

公开(公告)日：2021-11-18

申请号：DE112010004406

申请日：2010-11-10

Applicant: IBM

Inventor： BREITWISCH MATTHEW J ,  LAM CHUNG H ,  RAJENDRAN BIPIN ,  RAOUX SIMONE ,  SCHROTT ALEJANDRO G ,  KREBS DANIEL

IPC: H01L27/24

Abstract: Phasenwechsel-Speicherzelle, umfassend:- eine untere Elektrode (202),- eine obere Elektrode (206), getrennt von der unteren Elektrode, und- wachstumsdominiertes Phasenwechsel-Material (205), in einer Säule (204) zwischen der unteren Elektrode und der oberen Elektrode und die untere Elektrode und die obere Elektrode kontaktierend und seitlich von Isoliermaterial (208) umgeben,- wobei die Phasenwechsel-Speicherzelle in einem Reset- Zustand nur eine amorphe Phase des wachstumsdominierten Phasenwechsel-Materials (205) in der Säule (204) umfasst,- sich in der Phasenwechsel-Speicherzelle zwischen Gallium-Atome umfassenden Grenzflächenbereichen (207a, 207b) des wachstumsdominierten Phasenwechsel-Materials an der unteren Elektrode (202) und an der oberen Elektrode (206) ein Strompfad ausbildet und- das Phasenwechsel-Material (205) nach dem Reset-Vorgang vollständig amorph ist, wenn ein Reset-Strom mit einem vorgegebenen Wert entlang des Strompfads fließt.

公开(公告)号：DE112010004470B4

公开(公告)日：2013-12-24

申请号：DE112010004470

申请日：2010-08-25

Applicant: IBM

Inventor： BREITWISCH MATTHEW JOSEPH ,  LAM CHUNG H ,  MODHA DHARMENDRA SHANTILAL ,  RAJENDRAN BIPIN

IPC: G06N3/063 ,  G11C11/56 ,  H01L27/28

Abstract: Eine neuromorphe Schaltung umfasst einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst auch einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst ferner ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Die neuromorphe Schaltung umfasst außerdem einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt, und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.

公开(公告)号：DE112010004406T5

公开(公告)日：2012-12-13

申请号：DE112010004406

申请日：2010-11-10

Applicant: IBM

Inventor： LAM CHUNG H ,  RAJENDRAN BIPIN ,  RAOUX SIMONE ,  KREBS DANIEL ,  BREITWISCH MATTHEW J ,  SCHROTT ALEJANDRO G

IPC: H01L27/24

Abstract: Phasenwechsel-Speicherzelle, umfassend eine untere Elektrode, eine obere Elektrode, getrennt von der unteren Elektrode, und wachstumsdominiertes Phasenwechsel-Material abgeschieden zwischen der unteren Elektrode und der oberen Elektrode und kontaktierend die untere Elektrode und die obere Elektrode und umgeben von Isoliermaterial an den Seitenwänden davon. Die Phasenwechsel-Speicherzelle in einem Reset-Zustand umfasst nur eine amorphe Phase des wachstumsdominierten Phasenwechsel-Materials in einem aktiven Volumen der Phasenwechsel-Speicherzelle.

公开(公告)号：DE112010004470T5

公开(公告)日：2012-10-31

申请号：DE112010004470

申请日：2010-08-25

Applicant: IBM

Inventor： BREITWISCH MATTHEW JOSEPH ,  LAM CHUNG H ,  MODHA DHARMENDRA SHANTILAL ,  RAJENDRAN BIPIN

IPC: G06N3/063 ,  G11C11/56 ,  H01L27/28

Abstract: Eine neuromorphe Schaltung umfasst einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst auch einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird. Die neuromorphe Schaltung umfasst ferner ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient. Die neuromorphe Schaltung umfasst außerdem einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt, und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.

公开(公告)号：GB2486618A

公开(公告)日：2012-06-20

申请号：GB201206876

申请日：2010-11-10

Applicant: IBM

Inventor： BREITWISCH MATTHEW J ,  LAM CHUNG H ,  RAJENDRAN BIPIN ,  RAOUX SIMONE ,  SCHROTT ALEJANDRO G ,  KREBS DANIEL

IPC: G11C13/00 ,  H01L45/00

Abstract: A phase change memory cell that includes a bottom electrode, a top electrode separated from the bottom electrode, and growth-dominated phase change material deposited between the bottom electrode and the top electrode and contacting the bottom electrode and the top electrode and surrounded by insulation material at sidewalls thereof. The phase change memory cell in a reset state only includes an amorphous phase of the growth-dominated phase change material within an active volume of the phase change memory cell.

公开(公告)号：GB2485938A

公开(公告)日：2012-05-30

申请号：GB201203695

申请日：2010-07-29

Applicant: IBM

Inventor： BREITWISCH MATTHEW J ,  LAM CHUNG H

IPC: H01L21/311 ,  H01L21/02 ,  H01L21/321

Abstract: A method for fabricating a phase change memory pore cell that includes forming a bottom electrode, forming a first dielectric layer on the bottom electrode, forming a sacrificial layer on the first dielectric layer, forming an isolation layer on the sacrificial layer, and forming a second dielectric layer on the isolation layer. The method further includes forming a via overlying the bottom electrode, the via extending to the sacrificial layer, etching through the sacrificial layer to the first dielectric layer to form a pore defined extending through the sacrificial layer and the first dielectric layer, depositing phase change material on the sacrificial layer and into the pore and removing the phase change material formed outside the pore, removing the sacrificial layer to expose the pore, the pore being vertically aligned, and forming a top electrode over the pore.

公开(公告)号：AT544156T

公开(公告)日：2012-02-15

申请号：AT08167470

申请日：2008-10-24

Applicant: IBM

Inventor： LAM CHUNG H ,  RAJENDRAN BIPIN

IPC: G11C15/04 ,  G11C11/16 ,  G11C15/02

Abstract: A content addressable memory array storing stored words in memory elements. Each memory element stores one of at least two complementary binary bits as one of at least two complementary resistances. Each memory element is electrically coupled to an access device. An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation. During the search operation, a search word containing a bit string is received. Each access device is biased to a complementary resistance value of a corresponding search bit in the search word. A match between the search word and stored word is indicated if the bits stored in the memory elements are complementary to the bits represented by the resistances in the access devices.