中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

29 records (took 0.033 seconds)

    DIRECTED INTERRUPT FOR MULTILEVEL VIRTUALIZATION
    11.
    发明专利
    DIRECTED INTERRUPT FOR MULTILEVEL VIRTUALIZATION 未知

    公开(公告)号：CA3130164A1

    公开(公告)日：2020-08-20

    申请号：CA3130164

    申请日：2020-01-10

    Applicant: IBM

    Inventor： NERZ BERND ,  KRAEMER MARCO ,  RAISCH CHRISTOPH ,  SCHMIDT DONALD ,  DRIEVER PETER

    IPC: G06F9/455 ,  G06F9/48

    Abstract: The invention relates to a method for providing an interrupt signal to a first guest operating system. A bus attachment device receives an interrupt signal from a bus connected module with an interrupt target ID identifying a processor assigned for use by the guest operating system as a target processor for handling the interrupt signal. The bus attachment device checks whether the target processor is scheduled for usage by the guest operating system. If the target processor is not scheduled for usage, the bus attachment device forwards the interrupt signal using broadcasting and updates a forwarding vector entry stored in a memory section assigned to a second guest operating system hosting the first guest operating system. The update is used for indicating to the first operating system that there is a first interrupt signal addressed to the interrupt target ID to be handled.

    INTERRUPT SIGNALING FOR DIRECTED INTERRUPT VIRTUALIZATION
    15.
    发明专利
    INTERRUPT SIGNALING FOR DIRECTED INTERRUPT VIRTUALIZATION 未知

    公开(公告)号：SG11202105504PA

    公开(公告)日：2021-06-29

    申请号：SG11202105504P

    申请日：2020-02-03

    Applicant: IBM

    Inventor： RAISCH CHRISTOPH ,  KRAEMER MARCO ,  NERZ BERND ,  SCHMIDT DONALD ,  DRIEVER PETER

    IPC: G06F9/455 ,  G06F9/48 ,  G06F13/24

    Abstract: An interrupt signal is provided to a target processor. An interrupt signal is received with an interrupt target ID identifying a processor as a target processor for handling the interrupt signal. The interrupt signal is forwarded to the target processor for handling. A translation of the interrupt target ID to a logical processor ID of the target processor is used to address the target processor directly. The bus attachment device updates a directed interrupt signal indicator of a directed interrupt signal vector assigned to the target processor in order to indicate that there is an interrupt signal addressed to the respective interrupt target ID to be handled.

    Función de interrupción de seguimiento de advertencias
    17.
    发明专利
    Función de interrupción de seguimiento de advertencias 未知

    公开(公告)号：ES2768277T3

    公开(公告)日：2020-06-22

    申请号：ES12865669

    申请日：2012-11-13

    Applicant: IBM

    Inventor： GAINEY JR CHARLES ,  MULDER JAMES ,  FARRELL MARK ,  BERNARD PIERCE ,  SCHMIDT DONALD ,  KUBALA JEFFREY ,  ROGERS ROBERT

    IPC: G06F9/46 ,  G06F9/455 ,  G06F9/48 ,  G06F9/50 ,  G06F9/54 ,  G06F13/24

    Abstract: Un sistema informático para facilitar el procesamiento en un entorno informático, comprendiendo dicho sistema informático: una memoria; y un procesador de anfitrión y uno o más procesadores virtuales, siendo el uno o más procesadores virtuales un modo diferente del procesador de anfitrión, el procesador de anfitrión en comunicación con la memoria, en el que el sistema informático está configurado para realizar un método, dicho método caracterizado por comprender: proporcionar por un sistema operativo anfitrión a un sistema operativo de invitado que se ejecuta en el uno o más procesadores virtuales una indicación de función de seguimiento de advertencias instalada que indica la instalación de una función de seguimiento de advertencias en el entorno informático, la indicación de instalación que va a obtenerse por el sistema operativo de invitado, y la función de seguimiento de advertencias para proporcionar al sistema operativo de invitado un periodo de gracia para realizar una primera función, siendo el periodo de gracia una duración predeterminada no ampliable, en el que la primera función es una de finalizar la ejecución de una unidad despachable, detener la unidad despachable en un punto en el que la unidad despachable es re-despachable, y/o mover la unidad despachable a otro procesador invitado; obtener, por el sistema operativo anfitrión basándose en el suministro de la indicación de que está instalada una función de seguimiento de advertencias, una indicación no solicitada de que el sistema operativo de invitado se ha registrado para la función de seguimiento de advertencias, comprendiendo el registro una indicación al sistema operativo anfitrión de que el sistema operativo de invitado entiende un protocolo de la función de seguimiento de advertencias y pretende participar en la función de seguimiento de advertencias de manera que el sistema operativo de invitado respetaría normalmente la notificación haciendo a la unidad despachable actual despachable en otra CPU invitada de la configuración de invitado cuando sea necesario; posibilitar, basándose en la obtención de la indicación de que el sistema operativo de invitado se ha registrado, la función de seguimiento de advertencias para el sistema operativo de invitado; proporcionar por el sistema operativo anfitrión al sistema operativo de invitado una notificación de seguimiento de advertencias; basándose en la notificación de seguimiento de advertencias, iniciar por el sistema operativo de invitado la primera función dentro del periodo de gracia; y realizar por el sistema operativo anfitrión una segunda función posterior al periodo de gracia.

    Habilitación dinámica del multihilo
    20.
    发明专利
    Habilitación dinámica del multihilo 未知

    公开(公告)号：ES2677709T3

    公开(公告)日：2018-08-06

    申请号：ES15711725

    申请日：2015-03-19

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN ,  SCHMIDT DONALD ,  BUSABA FADI ,  KUBALA JEFFREY ,  BRADBURY JONATHAN ,  HELLER LISA ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN

    IPC: G06F9/30 ,  G06F9/38 ,  G06F9/50

    Abstract: Un sistema informático que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de hilo único (ST) y un modo de multihilo (MT), el modo ST abarca un hilo principal y el modo MT abarca el hilo principal y uno o más hilos secundarios en los recursos compartidos del núcleo; y una facilidad (103) de multihilo configurada para controlar la utilización de la configuración en donde la facilidad de multihilo se adapta para ejecutar en el hilo principal en el modo ST, una instrucción de configuración del modo MT; obtener un número de hilos solicitados desde una ubicación especificada por la instrucción de configuración del modo MT, en donde la instrucción de configuración del modo MT es una instrucción del procesador de señal (SIGP) de un sistema operativo, comprendiendo la instrucción SIGP una orden de configuración MT y una id de hilo máximo especificado por programa (PSMTID) que configura un número de bits para la identificación del hilo asociada con el número de hilos solicitados; habilitar el modo MT para ejecutar los múltiples hilos comprendiendo el hilo principal y el uno o más hilos secundarios en base a determinar que el número de hilos solicitados indica múltiples hilos y ejecutar la orden de configuración de MT con un valor distinto de cero del PSMTID; y mantenerse en el modo ST y evitar la habilitación del modo MT en base a la ejecución de la orden de configuración de MT con un valor cero del PSMTID.

Patent Agency Ranking