公开(公告)号：DE102012217491A1

公开(公告)日：2013-04-18

申请号：DE102012217491

申请日：2012-09-26

Applicant: IBM

Inventor： ANDO TAKASHI ,  CHANG JOSEPHINE B ,  KANAKASABAPATHY SIVANANDA K ,  KULKARNI PRANITA ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L29/51

Abstract: Ein Transistor, zum Beispiel ein FinFET, weist eine Gate-Struktur auf, die über einem Substrat angeordnet ist. Die Gate-Struktur weist eine Breite und auch eine Länge und eine Höhe auf, welche zwei gegenüberliegende Seitenwände der Gate-Struktur definieren. Der Transistor weist ferner mindestens einen elektrisch leitfähigen Kanal zwischen einer Source-Zone und einer Drain-Zone, welcher durch die Seitenwände der Gate-Struktur hindurch führt; eine dielektrische Schicht, welche über der Gate-Struktur und Abschnitten des elektrisch leitfähigen Kanals angeordnet ist, die außerhalb der Gate-Struktur liegen; und einen Luftspalt auf, der unter der dielektrischen Schicht liegt. Der Luftspalt ist in Nachbarschaft zu den Seitenwänden der Gate-Struktur angeordnet und wirkt so, dass er die parasitäre Kapazität des Transistors verringert. Es wird auch mindestens ein Verfahren zur Herstellung des Transistors offenbart.