中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

21 records (took 0.017 seconds)

    Strukturen flacher Grabenisolierungen
    1.
    发明专利
    Strukturen flacher Grabenisolierungen 未知

    公开(公告)号：DE112013002186T5

    公开(公告)日：2015-01-15

    申请号：DE112013002186

    申请日：2013-03-13

    Applicant: IBM

    Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

    IPC: H01L21/762

    Abstract: Es werden Strukturen flacher Grabenisolierungen zur Verwendung mit UTBB(Ultra-Thin Body and Buried Oxide)-Halbleitersubstraten bereitgestellt, welche verhindern, dass Defektmechanismen wie z. B. die Bildung elektrischer Kurzschlüsse zwischen frei liegenden Abschnitten von Siliciumschichten an den Seitenwänden eines flachen Grabens eines UTBB-Substrats in Fällen auftreten, wenn anschließend ein Grabenfüllmaterial des flachen Grabens weggeätzt und bis unter eine obere Fläche des UTBB-Substrats ausgespart wird.

    Struktur und Verfahren zum Herstellen von Widerständen auf der Grundlage von Finfet-Prozessen
    2.
    发明专利
    Struktur und Verfahren zum Herstellen von Widerständen auf der Grundlage von Finfet-Prozessen 未知

    公开(公告)号：DE112011103788T5

    公开(公告)日：2013-08-22

    申请号：DE112011103788

    申请日：2011-12-21

    Applicant: IBM

    Inventor： KULKARNI PRANITA ,  YAMASHITA TENKO ,  HAENSCH WILFRIED E

    IPC: H01L27/08 ,  H01L21/336 ,  H01L21/822

    Abstract: Eine Struktur weist eine erste und wenigstens eine zweite Rippenstruktur auf, die gebildet werden. Jede der ersten und der wenigstens zweiten Rippenstruktur weist einen vertikal orientierten Halbleiterkörper auf. Der vertikal orientierte Halbleiterkörper besteht aus vertikalen Oberflächen. Ein dotierter Bereich in jeder der ersten und der wenigstens zweiten Rippenstruktur besteht aus einer Konzentration von Dotierstoffionen, die in dem Halbleiterkörper vorhanden ist, um einen ersten Widerstand und wenigstens einen zweiten Widerstand zu bilden, und ein Paar von zusammengeschlossenen Rippen ist auf äußeren Teilbereichen der dotierten Bereiche der ersten und der wenigstens zweiten Rippenstruktur ausgebildet. Das Paar von zusammengeschlossenen Rippen ist derart elektrisch angeschlossen, dass der erste und der wenigstens zweite Widerstand parallel elektrisch miteinander verbunden sind.

    Local interconnect structure self-aligned to gate structure
    4.
    发明专利
    Local interconnect structure self-aligned to gate structure 未知

    公开(公告)号：GB2503176A

    公开(公告)日：2013-12-18

    申请号：GB201317939

    申请日：2012-01-16

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  CHENG KANGGUO ,  DORIS BRUCE ,  HAENSCH WILFRIED E A ,  HARAN BALASUBRAMANIAN ,  KULKARNI PRANITA

    IPC: H01L21/8244 ,  H01L21/768 ,  H01L21/8234

    Abstract: A common cut mask is employed to define a gate pattern and a local interconnect pattern so that local interconnect structures and gate structures are formed with zero overlay variation relative to one another. A local interconnect structure may be laterally spaced from a gate structure in a first horizontal direction, and contact another gate structure in a second horizontal direction that is different from the first horizontal direction. Further, a gate structure may be formed to be collinear with a local interconnect structure that adjoins the gate structure. The local interconnect structures and the gate structures are formed by a common damascene processing step so that the top surfaces of the gate structures and the local interconnect structures are coplanar with each other.

    Structure and method to fabricate resistor on finfet processes
    5.
    发明专利
    Structure and method to fabricate resistor on finfet processes 未知

    公开(公告)号：GB2500541A

    公开(公告)日：2013-09-25

    申请号：GB201312090

    申请日：2011-12-21

    Applicant: IBM

    Inventor： HAENSCH WILFRIED E A ,  KULKARNI PRANITA ,  YAMASHITA TENKO

    IPC: H01L21/84 ,  H01L27/12

    Abstract: A structure comprises first and at least second fin structures are formed. Each of the first and at least second fin structures has a vertically oriented semiconductor body. The vertically oriented semiconductor body is comprised of vertical surfaces. A doped region in each of the first and at least second fin structures is comprised of a concentration of dopant ions present in the semiconductor body to form a first resistor and at least a second resistor, and a pair of merged fins formed on outer portions of the doped regions of the first and at least second fin structures. The pair of merged fins is electrically connected so that the first and at least second resistors are electrically connected in parallel with each other.

    EINGEBETTETE STRESSOREN FÜR MULTI-GATE-TRANSISTOREINHEITEN
    6.
    发明专利
    EINGEBETTETE STRESSOREN FÜR MULTI-GATE-TRANSISTOREINHEITEN 未知

    公开(公告)号：DE102012221824A1

    公开(公告)日：2013-06-20

    申请号：DE102012221824

    申请日：2012-11-29

    Applicant: IBM

    Inventor： CAI MING ,  GUO DECHAO ,  KULKARNI PRANITA ,  YEH CHUN-CHEN

    IPC: H01L21/336 ,  H01L29/78

    Abstract: Es werden Multi-Gate-Transistoreinheiten und Verfahren zu ihrer Herstellung offenbart. Gemäß einem Verfahren werden eine Finne und eine Gate-Struktur gebildet, die auf mehreren Flächen der Finne angeordnet ist. Außerdem wird mindestens ein Abschnitt einer Erweiterung der Finne entfernt, um einen zurückgenommenen Abschnitt zu bilden, der sich unterhalb der Gate-Struktur befindet, sich unterhalb einer Kanalzone der Finne befindet und mindestens eine abgewinkelte Einkerbung aufweist. Ferner lässt man in der mindestens einen abgewinkelten Einkerbung unterhalb der Kanalzone und entlang einer Fläche der Kanalzone eine Anschlusserweiterung anwachsen, so dass die Anschlusserweiterung die Kanalzone mit einer Spannung versieht, um die Ladungsträgermobilität in der Kanalzone zu erhöhen.

    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur
    8.
    发明专利
    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur 未知

    公开(公告)号：DE112012001220T5

    公开(公告)日：2014-06-26

    申请号：DE112012001220

    申请日：2012-01-16

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  HAENSCH WILFRIED E ,  HARAN BALASUBRAMANIAN S ,  CHENG KANGGUO ,  DORIS BRUCE B ,  KULKARNI PRANITA

    IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

    Abstract: Eine übliche Schnittmaske wird eingesetzt, um ein Gate-Muster und ein lokales Zwischenverbindungsmuster derart zu definieren, dass lokale Zwischenverbindungsstrukturen und Gate-Strukturen mit einer Überlagerungsabweichung von Null relativ zueinander gebildet werden. Eine lokale Zwischenverbindungsstruktur kann in einer ersten horizontalen Richtung von einer Gate-Struktur lateral beabstandet sein und mit einer anderen Gate-Struktur in einer zweiten horizontalen Richtung in Kontakt sein, die sich von der ersten horizontalen Richtung unterscheidet. Des Weiteren kann eine Gate-Struktur so gebildet werden, dass sie kollinear mit einer lokalen Zwischenverbindungsstruktur ist, die an die Gate-Struktur angrenzt. Die lokalen Zwischenverbindungsstrukturen und die Gate-Strukturen werden mittels eines üblichen Damascene-Prozessschritts derart gebildet, dass die Oberseiten der Gate-Strukturen und der lokalen Zwischenverbindungsstrukturen koplanar zueinander sind.

    Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit
    9.
    发明专利
    Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit 未知

    公开(公告)号：DE102012221824B4

    公开(公告)日：2014-05-28

    申请号：DE102012221824

    申请日：2012-11-29

    Applicant: IBM

    Inventor： CAI MING ,  GUO DECHAO ,  KULKARNI PRANITA ,  YEH CHUN-CHEN

    IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/78

    Abstract: Verfahren zum Bilden einer Multi-Gate-Transistoreinheit, aufweisend: Bilden einer Finne (302; 606) auf einer Oberfläche eines Substrats (100); Bilden eines Schallow Trench Isolation Dielektrikums (602), das die Oberfläche des Substrats und untere Teile von Seitenwänden der Finne bedeckt, wobei die unteren Teile der Seitenwände an die Oberfläche des Substrats angrenzend sind; nach dem Bilden des Schallow Trench Isolation Dielektrikums Implantieren von Dotierstoffen (606), um einen Dotierstoffübergang zu erzeugen, der die Finne von dem Substrat isoliert; nach dem Implantieren der Dotierstoffen Bilden einer Gate-Struktur (702), die auf mehreren Flächen der Finne, die frei von dem Schallow Trench Isolation Dielektrikum sind, und auf einer freien Oberfläche des Schallow Trench Isolation Dielektrikums angeordnet ist, um eine Kanalzone (802) unterhalb der Gate-Struktur zu bilden; Entfernen zumindest wirres Abschnitts jeder von beiden Erweiterungen der Finne, um einen ersten und einen zweiten zurückgenommenen Abschnitt (1006), eine erste und eine zweite Seitenfläche der Kanalzone zu bilden, wobei der erste und der zweite zurückgenommene Abschnitt sich unterhalb der Gate-Struktur befinden, sich unterhalb der Kanalzone der Finne befinden, wobei der erste zurückgenommene Abschnitt eine erste abgewinkelte Einkerbung aufweist, wobei der zweite zurückgenommene Abschnitt eine zweite abgewinkelte Einkerbung aufweist, wobei sich die erste abgewinkelte Einkerbungen gegenüber der zweiten abgewinkelten Einkerbung befindet, wobei sich die ersten Seitenfläche der Kanalzone gegenüber der zweiten Seitenfläche der Kanalzone befindet, wobei die erste und die zweite Seitenfläche der Kanalzone an die Gate-Struktur angrenzend sind, wobei sich die erste Seitenfläche der Kanalzone oberhalb der ersten abgewinkelten Einkerbung befindet, wobei sich die zweite Seitenfläche der Kanalzone oberhalb der zweiten abgewinkelten Einkerbung befindet, wobei die erste und die zweiten Seitenfläche senkrecht zu der Kanalzone ist; und ...

Patent Agency Ranking