公开(公告)号：DE112011100159T9

公开(公告)日：2012-12-06

申请号：DE112011100159

申请日：2011-03-08

Applicant: IBM

Inventor： CHAN KEVIN K ,  REN ZHIBIN ,  WANG XINHUI

IPC: H01L29/78 ,  H01L21/336

Abstract: Silicium-auf-Isolator(SOI)-Strukturen mit Siliciumschichten mit einer Dicke von weniger als 20 nm werden dazu verwendet, Halbleitereinheiten mit extrem dünnem Silicium-auf-Isolator (ETSOI) auszubilden. ETSOI-Einheiten werden unter Verwendung eines dünnen Wolfram-Rückgates 101 gefertigt, das von dünnen Nitridschichten 100, 102 eingekapselt ist, um eine Metalloxidation zu verhindern, wobei das Wolfram-Rückgate 103 durch seinen geringen spezifischenaltet des Weiteren zumindest einen FET, der einen Gate-Stapel 131, 132, 133 aufweist, der durch ein High-k-Metallgate 132 und einen darauf angeordneten Wolframbereich 133 ausgebildet ist, wobei die Grundfläche des Gate-Stapels die dünne SOI-Schicht 100 als Kanal nutzt. Die auf diese Weise ausgebildete SOI-Struktur steuert VT-Schwankungen, die durch die geringe SOI-Dicke und Dotierstoffe darin entstehen. Die vollständig verarmte ETSOI-Einheit mit High-k-Metallrückgate stellt zusammen mit dem dünnen BOX eine ausgezeichnete Kurzkanalsteuerung bereit und senkt die Drain-induzierte Vorspannung und den Subthreshold-Swing erheblich. Die vorliegende Struktur unterstützt den Nachweis der Stabilität des Wafers, der eine Wolframdünnschicht aufweist, während einer thermischen Bearbeitung und insbesondere während einer STI und einer Kontaktausbildung.

公开(公告)号：DE112011100159T5

公开(公告)日：2012-10-04

申请号：DE112011100159

申请日：2011-03-08

Applicant: IBM

Inventor： CHAN KEVIN K ,  REN ZHIBIN ,  WANG XINHUI

IPC: H01L29/78 ,  H01L21/336

Abstract: Silicium-auf-Isolator(SOI)-Strukturen mit Siliciumschichten mit einer Dicke von weniger als 20 nm werden dazu verwendet, Halbleitereinheiten mit extrem dünnem Silicium-auf-Isolator (ETSOI) auszubilden. ETSOI-Einheiten werden unter Verwendung eines dünnen Wolfram-Rückgates 101 gefertigt, das von dünnen Nitridschichten 100, 102 eingekapselt ist, um eine Metalloxidation zu verhindern, wobei das Wolfram-Rückgate 103 durch seinen geringen spezifischenaltet des Weiteren zumindest einen FET, der einen Gate-Stapel 131, 132, 133 aufweist, der durch ein High-k-Metallgate 132 und einen darauf angeordneten Wolframbereich 133 ausgebildet ist, wobei die Grundfläche des Gate-Stapels die dünne SOI-Schicht 100 als Kanal nutzt. Die auf diese Weise ausgebildete SOI-Struktur steuert VT-Schwankungen, die durch die geringe SOI-Dicke und Dotierstoffe darin entstehen. Die vollständig verarmte ETSOI-Einheit mit High-k-Metallrückgate stellt zusammen mit dem dünnen BOX eine ausgezeichnete Kurzkanalsteuerung bereit und senkt die Draininduzierte Vorspannung und den Subthreshold-Swing erheblich. Die vorliegende Struktur unterstützt den Nachweis der Stabilität des Wafers, der eine Wolframdünnschicht aufweist, während einer thermischen Bearbeitung und insbesondere während einer STI und einer Kontaktausbildung.

公开(公告)号：GB2492514C

公开(公告)日：2014-06-18

申请号：GB201219007

申请日：2011-03-15

Applicant: IBM

Inventor： GUO DECHAO ,  HAENSCH WILFRIED E A ,  WANG XINHUI ,  WONG KEITH KWONG HON

IPC: H01L29/78

公开(公告)号：GB2492514B

公开(公告)日：2014-06-11

申请号：GB201219007

申请日：2011-03-15

Applicant: IBM

Inventor： GUO DECHAO ,  HAENSCH WILFRIED E A ,  WANG XINHUI ,  WONG KEITH KWONG HON

IPC: H01L29/78

公开(公告)号：GB2487870B

公开(公告)日：2013-12-25

申请号：GB201207819

申请日：2010-10-05

Applicant: IBM

Inventor： YIN HAIZHOU ,  WANG XINHUI ,  CHAN KEVIN K ,  REN ZHIBIN

IPC: H01L21/265 ,  H01L29/66 ,  H01L29/78

Abstract: The present invention provides a method of forming asymmetric field-effect-transistors. The method includes forming a gate structure on top of a semiconductor substrate, the gate structure including a gate stack and spacers adjacent to sidewalls of the gate stack, and having a first side and a second side opposite to the first side; performing angled ion-implantation from the first side of the gate structure in the substrate, thereby forming an ion-implanted region adjacent to the first side, wherein the gate structure prevents the angled ion-implantation from reaching the substrate adjacent to the second side of the gate structure; and performing epitaxial growth on the substrate at the first and second sides of the gate structure. As a result, epitaxial growth on the ion-implanted region is much slower than a region experiencing no ion-implantation. A source region formed to the second side of the gate structure by the epitaxial growth has a height higher than a drain region formed to the first side of the gate structure by the epitaxial growth. A semiconductor structure formed thereby is also provided.

公开(公告)号：GB2488961A

公开(公告)日：2012-09-12

申请号：GB201213197

申请日：2011-03-08

Applicant: IBM

Inventor： CHAN KEVIN K ,  REN ZHIBIN ,  WANG XINHUI

IPC: H01L21/762 ,  H01L29/786 ,  H01L29/66

Abstract: Silicon-on-insulator (SOI) structures with silicon layers less than 20 nm thick are used to form extremely thin silicon-on-insulator (ETSOI) semiconductor devices. ETSOI devices are manufactured using a thin tungsten backgate 101 encapsulated by thin nitride layers 100, 102 to prevent metal oxidation, the tungsten backgate 103 being characterized by its low resistivity. The structure further includes at least one FET having a gate stack 131, 132, 133 formed by a high-K metal gate 132 and a tungsten region 133 superimposed thereon, the footprint of the gate stack utilizing the thin SOI layer 100 as a channel. The SOI structure thus formed controls Vt variations from the thin SOI thickness and dopants therein. The ETSOI high-K metal backgate fully depleted device in conjunction with the thin BOX provides an excellent short channel control and significantly lowers the drain induced bias and sub-threshold swings. The present structure supports the evidence of the stability of the wafer having a tungsten film during thermal processing, and especially during STI and contact formation.