公开(公告)号：DE102009035953A1

公开(公告)日：2010-04-29

申请号：DE102009035953

申请日：2009-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/06

Abstract: A semiconductor device for protecting against an electro static discharge is disclosed. In one embodiment, the semiconductor device includes a first low doped region disposed in a substrate, a first heavily doped region disposed within the first low doped region, the first heavily doped region comprising a first conductivity type, and the first low doped region comprising a second conductivity type, the first and the second conductivity types being opposite, the first heavily doped region being coupled to a node to be protected. The semiconductor device further includes a second heavily doped region coupled to a first power supply potential node, the second heavily doped region being separated from the first heavily doped region by a portion of the first low doped region, and a second low doped region disposed adjacent the first low doped region, the second low doped region comprising the first conductivity type. A third heavily doped region is disposed in the second low doped region, the third heavily doped region comprising the second conductivity type and being coupled to a second power supply potential node.

公开(公告)号：DE502005006808D1

公开(公告)日：2009-04-23

申请号：DE502005006808

申请日：2005-01-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESMARK KAI ,  GOSSNER HARALD ,  RUSS CHRISTIAN ,  SCHNEIDER JENS

IPC: H01L27/08 ,  H01L29/94

Abstract: Integrated circuit (10) contains reference operational potential line (18), under basic potential in specified strength. Between both potential lines is fitted capacitor (12) with specified zones. Specified zones include main doping region (20), coupling region (22,24) with main type doping and electrode region (30) spaced from main doping region. Between electrode and main doping regions is deposited dielectric (28). Further details are specified. An independent claim is also included for method of manufacturing integrated circuits with capacitors.

公开(公告)号：DE102008045551A1

公开(公告)日：2009-04-02

申请号：DE102008045551

申请日：2008-09-03

Applicant: IMEC VZW ,  INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN ,  THIJS STEVEN ,  TREMOUILLES DAVID

IPC: H01L23/60 ,  H01L27/12

Abstract: An electronic circuit includes at least one field effect transistor that is to be protected against electrostatic discharge events, and at least one protection field effect transistor. The protection field effect transistor has a crystal orientation that is different from a crystal orientation of the field effect transistor to be protected.

公开(公告)号：DE102007038322A1

公开(公告)日：2008-04-24

申请号：DE102007038322

申请日：2007-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  RUSS CHRISTIAN

IPC: H01L23/60

Abstract: An ESD protection device includes an MOS transistor with a source region, drain region and gate region. A node designated for ESD protection is electrically coupled to the drain. A diode is coupled between the gate and source, wherein the diode would be reverse biased if the MOS transistor were in the active operating region.

公开(公告)号：DE102009035953B4

公开(公告)日：2019-04-25

申请号：DE102009035953

申请日：2009-08-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LANGGUTH GERNOT ,  RUSS CHRISTIAN ,  SOLDNER WOLFGANG

IPC: H01L23/60 ,  H01L27/06 ,  H01L29/74

Abstract: Halbleiteranordnung (100), aufweisend:• einen in einem Substrat (5) angeordneten ersten dotierten Bereich (20);• einen in dem ersten dotierten Bereich angeordneten ersten Source-/Drainbereich (42), wobei der erste Source-/Drainbereich (42) einen ersten Leitfähigkeitstyp aufweist und der erste dotierte Bereich (20) einen zweiten Leitfähigkeitstyp aufweist, wobei der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp entgegengesetzt sind, wobei der erste Source-/Drainbereich (42) mit einem zu schützenden Knoten (RF-I/O) gekoppelt ist;• einen mit einem ersten Stromversorgungspotentialknoten (VDD) gekoppelten zweiten Source-/Drainbereich (41), wobei der zweite Source-/Drainbereich (41) mit dem ersten dotierten Bereich (20) gekoppelt ist;• eine über eine Triggerschaltung mit dem ersten Stromversorgungspotentialknoten (VDD) gekoppelte Gateelektrode (45), wobei der erste Source-/Drainbereich (42), der zweite Source-/Drainbereich (41), der erste dotierte Bereich (20) und die Gateelektrode (45) einen Transistor (40) bilden, wobei der Transistor (40) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem ersten Stromversorgungspotentialknoten (VDD) bildet;• einen angrenzend an den ersten dotierten Bereich (20) angeordneten zweiten dotierten Bereich (30), wobei der zweite dotierte Bereich (30) den ersten Leitfähigkeitstyp aufweist; und• einen in dem zweiten dotierten Bereich (30) angeordneten Anschlussbereich (50), wobei der Anschlussbereich (50) den zweiten Leitfähigkeitstyp aufweist und mit einem zweiten Stromversorgungspotentialknoten (VSS) gekoppelt ist, wobei der erste Source-/Drainbereich (42), der erste dotierte Bereich (20), der zweite dotierte Bereich (30) und der Anschlussbereich (50) einen Thyristor (90) bilden, wobei der Thyristor (90) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem zweiten Stromversorgungspotentialknoten (VSS) bildet, und• wobei die Triggerschaltung einen Widerstand (31) zwischen der Gateelektrode (45) und dem ersten Stromversorgungspotentialknoten (VDD) und einen zwischen die Gateelektrode (45) und dem zweiten Stromversorgungspotentialknoten (VSS) geschalteten Kondensator (C1) umfasst.

公开(公告)号：DE102006023429B4

公开(公告)日：2011-03-10

申请号：DE102006023429

申请日：2006-05-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUSS CHRISTIAN ,  GOSSNER HARALD ,  FULDE MICHAEL

IPC: H01L23/60 ,  H01L27/08

公开(公告)号：DE102009013331A1

公开(公告)日：2009-12-24

申请号：DE102009013331

申请日：2009-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DOMANSKI KRZYSZTOF ,  ESMARK KAI ,  RUSS CHRISTIAN

IPC: H01L23/60

公开(公告)号：DE102005039365A1

公开(公告)日：2007-02-22

申请号：DE102005039365

申请日：2005-08-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOSSNER HARALD ,  RUSS CHRISTIAN

IPC: H01L29/78 ,  H01L23/60

Abstract: A gate controlled fin resistance element for use as an electrostatic discharge (ESD) protection element in an electrical circuit has a fin structure having a first connection region, a second connection region and a channel region formed between the first and second connection regions. Furthermore, the fin resistance element has a gate region formed at least over a part of the surface of the channel region. The gate region is electrically coupled to a gate control device, which gate control device controls an electrical potential applied to the gate region in such a way that the gate controlled fin resistance element has a high electrical resistance during a first operating state of the electrical circuit and a lower electrical resistance during a second operating state, which is characterized by the occurrence of an ESD event.

公开(公告)号：DE102004009981A1

公开(公告)日：2005-09-22

申请号：DE102004009981

申请日：2004-03-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STREIBL MARTIN ,  ESMARK KAI ,  RUSS CHRISTIAN ,  WENDEL MARTIN ,  GOSNER HARALD

IPC: H01L23/60 ,  H02H9/00 ,  H02H9/02

Abstract: An ESD protective circuit protects an input or output of a monolithically integrated circuit. The ESD protective circuit has at least one bipolar transistor structure and one ESD protective element between two supply networks. The emitter of the bipolar transistor structure is electrically connected to the input or output, while the base is electrically connected to one of the two supply networks. The collector produces a current signal, which is used for triggering of the ESD protective element, when an ESD load occurs at the input or output.

公开(公告)号：DE102007038322B4

公开(公告)日：2021-09-09

申请号：DE102007038322

申请日：2007-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALVAREZ DAVID ,  RUSS CHRISTIAN

IPC: H01L23/60 ,  H01L23/52 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleiteranordnung mit:einem Halbleiterkörper (140) von einem ersten Leitfähigkeitstyp;einem dotierten Draingebiet (102) von einem zweiten Leitfähigkeitstyp, das an einer Oberfläche des Halbleiterkörpers (140) angeordnet ist, wobei der zweite Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp ist;einem dotierten Sourcegebiet (108) vom zweiten Leitfähigkeitstyp, das an der Oberfläche des Halbleiterkörpers (140) angeordnet und lateral von dem dotierten Draingebiet (102) durch ein Gebiet vom ersten Leitfähigkeitstyp beabstandet ist;einem Gate (104), von dem zumindest ein Teilbereich isolierend über dem Gebiet vom ersten Leitfähigkeitstyps liegt, wobei das Gate (104) ein erstes Gebiet (146) vom zweiten Leitfähigkeitstyp angrenzend an das dotierte Sourcegebiet (108) und das dotierte Draingebiet (102), wodurch ein zweites Diodengebiet ausgebildet wird, und ein zweites Gebiet (144) vom ersten Leitfähigkeitstyp, das direkt an das erste Gebiet (146) vom zweiten Leitfähigkeitstyp angrenzt, wodurch ein erstes Diodengebiet ausgebildet wird, umfasst; undeinem Signalpad (110), das auf dem Halbleiterkörper (140) angeordnet ist, wobei das Signalpad (110) an das dotierte Draingebiet (102) gekoppelt ist, wobeieine zwischen das Gate (104) und das Sourcegebiet (108) geschaltete Diode (141; 147) durch das erste Diodengebiet (144) und das zweite Diodengebiet (146) ausgebildet wird, wobei eine Grenzfläche zwischen den ersten und zweiten Diodengebieten einen ersten Halbleiterübergang ausbildet, und wobei das erste Diodengebiet (144) an das dotierte Sourcegebiet (108) und das zweite Diodengebiet (146) an das Gate (104) gekoppelt ist, und wobeidas Gate (104) weiterhin ein silizidiertes Gebiet (142) umfasst, das über einem Teilbereich des zweiten Gebiets (144) vom ersten Leitfähigkeitstyp angeordnet ist, wobei das silizidierte Gebiet (142) sich nicht über den ersten Halbleiterübergang erstreckt.