-
公开(公告)号：DE112008002056B4
公开(公告)日：2016-06-09
申请号：DE112008002056
申请日：2008-07-31
Applicant: INTEL CORP
Inventor： RAVI ASHOKE , DEGANI OFIR , LAKDAWALA HASNAIN
Abstract: Vorrichtung (200), gekennzeichnet durch: einen Frequenzsynthesizer (210) zum Erzeugen eines ersten lokalen Oszillatorsignals (212) und eines zweiten lokalen Oszillatorsignals (214); vier Phasenmodulatoren (216) zum Modulieren der lokalen Oszillatorsignale (212, 214) mit Steuersignalen θI und θQ, die von Quadratur-Basisbanddaten I(t) und Q(t), die gesendet werden sollen, abgeleitet sind, wobei die vier Phasenmodulatoren vier phasenmodulierte Signale (230, 232, 234, 236) liefern; wobei der erste Phasenmodulator (216) das erste Oszillatorsignal (212) zu cos(ωt + θI) moduliert, um das erste phasenmodulierte Signal (230) zu erzeugen, wobei der zweite Phasenmodulator (216) das erste Oszillatorsignal (212) zu cos(ωt –θI) moduliert, um das zweite phasenmodulierte Signal (232) zu erzeugen, und wobei der dritte Phasenmodulator (216) das zweite Oszillatorsignal (212) zu sin(ωt + θQ) moduliert, um das dritte phasenmodulierte Signal (234) zu erzeugen, und wobei der vierte Phasenmodulator (216) das zweite Oszillatorsignal (212) zu sin(ωt –θQ) moduliert, um das vierte phasenmodulierte Signal (236) zu erzeugen; und einen Kombinierer (218) zum Kombinieren der vier phasenmodulierten Signale (230, 232, 234, 236) in ein differentielles pulsposition- und pulsbreiten-moduliertes Signal (220, 222), und eine oder mehrere Schaltleistungsverstärker (224) zum Verstärken des differentiellen pulsposition- und pulsbreitenmodulierten Signals (220, 222).
-
公开(公告)号：DE112008002169T5
公开(公告)日：2010-06-10
申请号：DE112008002169
申请日：2008-08-07
Applicant: INTEL CORP
Inventor： DEGANI OFIR , LAKDAWALA HASNAIN , RAVI ASHOKE
Abstract: Briefly, in accordance with one or more embodiments, a digital transmitter may comprise two or more phase modulators in a cascaded arrangement. The phase modulators may modulate a local oscillator signal using control signals derived from the quadrature baseband data to be transmitted. A closed loop power control feedback arrangement may be used to compare the output power of the transmitter with a desired output signal, and make corrections to the output signal by modifying at least one of the control signals provided to the cascaded phase modulators.
-
公开(公告)号：DE102022102289A1
公开(公告)日：2022-09-01
申请号：DE102022102289
申请日：2022-02-01
Applicant: INTEL CORP
Inventor： SHUMAKER EVGENY , BANIN ELAN , DEGANI OFIR , HOROVITZ GIL
Abstract: TDC-Schaltung, die zu Folgendem ausgelegt ist: Empfangen eines Referenztakt(REF)-Signals und eines Signals, das von einem LO abgeleitet wird; Erzeugen mehrerer digitaler Werte, die eine gemessene Phasendifferenz zwischen dem Signal, das von dem LO abgeleitet wird, und dem REF-Signal angeben, wobei jeder der mehreren digitalen Werte aus einer eindeutigen Menge aus mehreren Mengen von TDC-Messkomponenten-Quantisierungsstufen bestimmt wird; Erzeugen einer kombinierten Reihe von Quantisierungsstufen basierend auf einer Kombination der mehreren Mengen von TDC-Messkomponenten-Quantisierungsstufen; und Ermitteln eines kombinierten digitalen Werts aus der kombinierten Reihe von Quantisierungsstufen und mindestens einem der mehreren digitalen Werte, um eine Ausgabe der TDC-Schaltung zu erzeugen. Die kombinierte Reihe von Quantisierungsstufen kann durch Summieren gleichzeitig auftretender Stufen jeder der mehreren Mengen von TDC-Messkomponenten-Quantisierungsstufen erzeugt werden.
-
14.发明专利
公开(公告)号：ES2690842T3
公开(公告)日：2018-11-22
申请号：ES14177406
申请日：2014-07-17
Applicant: INTEL CORP
Inventor： DEGANI OFIR , BANIN ROTEM , RAVI ASHOKE
Abstract: Un convertidor digital-tiempo, DTC, (100), que comprende: un segmento de retardo/fase gruesa (101) que genera una señal de retardo/fase gruesa, la señal de retardo/fase gruesa comprendiendo una señal de retardo/fase par y una señal de retardo/fase impar; y un segmento de retardo/fase fina (102) que comprende una entrada de retardo/fase gruesa par y una entrada de retardo/fase gruesa impar, la entrada de retardo/fase gruesa par recibiendo la señal de fase gruesa par, la entrada de retardo/fase gruesa impar recibiendo la señal de fase gruesa impar, el segmento de retardo/fase fina teniendo capacidad de respuesta a una señal de control de retardo/fase fina para generar una señal de salida de retardo/fase fina que es una interpolación de la señal de retardo/fase par y la señal de retardo/fase impar, caracterizado por que la señal de control de retardo/fase fina comprende una señal binaria que tiene 2N valores en los cuales N comprende un entero igual a o mayor que 2, y en donde el segmento de retardo/fase fina además comprende 2N interpoladores (108), cada interpolador acoplándose a la señal de fase gruesa par y a la señal de fase gruesa impar y controlándose por la señal de control de retardo/fase fina que tendrá capacidad de respuesta a la señal de fase gruesa par o a la señal de fase gruesa impar según un valor de la señal de control de retardo/fase fina, una salida de cada interpolador acoplándose juntas para formar la señal de salida de retardo/fase fina.
-
公开(公告)号：HK1213371A1
公开(公告)日：2016-06-30
申请号：HK16101099
申请日：2016-02-01
Applicant: INTEL CORP
Inventor： ASHCKENAZI ORI , BANIN ROTEM , DEGANI OFIR
IPC: H03B20060101 , H03L20060101
-
Patent Agency Ranking
公开(公告)号：GB2465126B
公开(公告)日：2011-11-09
申请号：GB201003716
申请日：2008-08-07
Applicant: INTEL CORP
Inventor： DEGANI OFIR , LAKDAWALA HASNAIN , RAVI ASHOKE
IPC: H04L25/49
Abstract: Briefly, in accordance with one or more embodiments, a digital transmitter may comprise two or more phase modulators in a cascaded arrangement. The phase modulators may modulate a local oscillator signal using control signals derived from the quadrature baseband data to be transmitted. A closed loop power control feedback arrangement may be used to compare the output power of the transmitter with a desired output signal, and make corrections to the output signal by modifying at least one of the control signals provided to the cascaded phase modulators.
-
公开(公告)号：DE102013114594B4
公开(公告)日：2022-03-17
申请号：DE102013114594
申请日：2013-12-20
Applicant: INTEL CORP
Inventor： TELESPHOR KAMGAING , RAO VALLURI , DEGANI OFIR
Abstract: Verfahren zum Ausbilden einer Paketstruktur (100; 131; 132), das Folgendes umfasst:Bereitstellen eines elektronischen Bauelements (118) mit einer aktiven Seite (120) und einer gegenüberliegenden Rückseite;Bereitstellen eines Paketsubstrats (126) auf der aktiven Seite (120) des Bauelements (118);Bilden einer diskreten Antenne (102) auf der Rückseite des Bauelements (118), wobei die diskrete Antenne (102) ein Antennensubstrat (104) umfasst;Bilden einer Antennensubstrat-Durchkontaktierung (108) durch das Antennensubstrat (104), wobei die Antennensubstrat-Durchkontaktierung (108) vertikal durch das Antennensubstrat (104) angeordnet ist,Koppeln der Antennensubstrat-Durchkontaktierung (108) mit einer Substrat-Durchkontaktierung (116), die vertikal innerhalb des Bauelements (118) angeordnet ist, undelektrisches Koppeln des Bauelements (118) mit dem Paketsubstrat (126),wobei die Antennensubstrat-Durchkontaktierung (108) mit der Substrat-Durchkontaktierung (116) durch eine leitende Struktur oder Metall-Metall-Bindung gekoppelt ist,wobei das Verfahren ferner das Bilden eines Erdantennenkontakts (111) auf einem unteren Abschnitt der diskreten Antenne (102) umfasst,wobei der Erdantennenkontakt (111) mit einer Erdungssubstrat-Durchkontaktierung (117) elektrisch gekoppelt ist, die vertikal innerhalb des Bauelements (118) angeordnet ist.
-
公开(公告)号：DE112017007834T5
公开(公告)日：2020-04-23
申请号：DE112017007834
申请日：2017-08-07
Applicant: INTEL CORP
Inventor： RAVI ASHOKE , DEGANI OFIR
Abstract: Hierin werden generell Aspekte der vorliegenden Offenbarung einer multiplizierenden Verzögerungsschleifenschaltung (MDLL) und von Kommunikationsvorrichtungen beschrieben. Die MDLL-Schaltung kann einen Multiplexer und einen Ringoszillator umfassen. Der Ringoszillator kann eine Kaskade von Verzögerungselementen umfassen. Der Multiplexer kann ein Referenztaktsignal empfangen und kann ein Ringoszillatorausgangssignal aus einem letzten Verzögerungselement der Kaskade von Verzögerungselementen empfangen. Der Multiplexer kann, als ein Ringoszillatoreingangssignal, entweder das Referenztaktsignal oder das Ringoszillatorausgangssignal auswählen. Der Ringoszillator kann eine Jitterschätzung mindestens teilweise basierend auf einem Vergleich zwischen Ausgangssignalen von zwei bestimmten Verzögerungselementen der Kaskade bestimmen. Der Ringoszillator kann Verzögerungsreaktionen der Verzögerungselemente der Kaskade mindestens teilweise basierend auf der Jitterschätzung kompensieren.
-
公开(公告)号：GB2510055A
公开(公告)日：2014-07-23
申请号：GB201321766
申请日：2013-12-10
Applicant: INTEL CORP
Inventor： KAMGAING TELESPHOR , RAO VALLURI R , DEGANI OFIR
Abstract: A radio frequency chip package structure 100, or a method of forming such a package structure, comprises: an antenna 102 disposed on a side of a device 118, or die, where the antenna 102 includes an antenna substrate 104 with a vertical-through-via-connection 108 which is coupled to a further vertical-through-via-connection 116 disposed within the device 118, or die, and where the device 118, or die, is coupled with a package substrate 126. The radiating antenna element 106 may be perpendicular to the said vias. The antenna radiating element 106 or substrate 104 may comprise alternating layers of conductive and dielectric material. The device 118 may be coupled to the package substrate 126 by direct metal to metal bonding or by solder bumps. The package substrate 126 may comprise a multi-layer formation. Adjacent vias 116, 117 may be used for signal and ground connections to the antenna 102. The structure 100 may include stacked devices and/or shielding arrangements. The antenna substrate 104 may comprise at least one of a glass, an un-doped silicon and a liquid crystal polymer material.
-
20.发明专利
公开(公告)号：DE112008002169B4
公开(公告)日：2014-07-10
申请号：DE112008002169
申请日：2008-08-07
Applicant: INTEL CORP
Inventor： DEGANI OFIR , LAKDAWALA HASNAIN , RAVI ASHOKE
Abstract: Vorrichtung, die folgendes umfasst: einen Frequenz-Synthesizer (210) zum Erzeugen eines lokalen Oszillatorsignals; einen ersten und einen zweiten Phasenmodulator (212, 214), die in einer kaskadierten Anordnung gekoppelt sind, zum Modulieren des lokalen Oszillatorsignals mit Steuersignalen, die aus Quadraturbasisbanddaten abgeleitet sind, die gesendet werden sollen, wobei der erste und der zweite Phasenmodulator (212, 214) in der Lage ist, phasenmodulierte Signale bereitzustellen; und einen Kombinierer (216) zum Kombinieren der phasenmodulierten Signale in ein pulspositions- und pulsbreitenmoduliertes Signal, das gesendet werden soll.
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.022 seconds)
