公开(公告)号：FR3006096A1

公开(公告)日：2014-11-28

申请号：FR1354714

申请日：2013-05-24

Applicant: ST MICROELECTRONICS SA

Inventor： MENUT OLIVIER ,  TURGIS DAVID ,  CIAMPOLINI LORENZO

IPC: G11C15/04 ,  G11C11/401

Abstract: Composant électronique incluant une mémoire adressable par contenu ternaire, configurée pour comparer les données d'entrée avec un ensemble de mots de données de référence préenregistrés, ladite mémoire comportant une matrice de cellules élémentaires (100, 200, 300, 400) disposée en lignes et colonnes, chaque ligne comportant des cellules dans chacune desquelles est enregistré un bit d'un des mots de données de référence, les cellules d'une même colonne étant dédiées à la comparaison de même bit du mot de données d'entrée, chaque cellule comportant : • deux points mémoire (102, 103) dans lesquels sont stockés des données représentatives du bit de données de référence ; • un circuit de comparaison (104, 204, 304, 404) connecté auxdits points mémoires et présentant un point de comparaison (150) dont le potentiel est représentatif de la comparaison du bit de la donnée d'entrée et des données stockées dans lesdits points mémoires, et comportant également un circuit commun de comparaison (50) auquel sont connectés les circuits de comparaison (104, 204, 304, 404) de tout ou partie des cellules d'une même colonne, ledit circuit de comparaison comportant des bornes (44, 47) sur lesquelles sont appliquées le bit du mot de données d'entrée (SL) et son complémentaire (/SL).

公开(公告)号：FR2986653A1

公开(公告)日：2013-08-09

申请号：FR1251036

申请日：2012-02-03

Applicant: ST MICROELECTRONICS SA

Inventor： FEKI ANIS ,  LAFONT JEAN-CHRISTOPHE ,  TURGIS DAVID

IPC: G11C8/12 ,  G11C11/417 ,  G11C11/4197

Abstract: L'invention concerne une mémoire volatile comprenant des cellules mémoire volatiles (20) adaptées pour que des opérations d'écriture et de lecture de données se réalisent. Les cellules mémoire sont disposées en rangées et en colonnes, et, en outre, sont réparties en groupes distincts de cellules mémoire pour chaque rangée. La mémoire comprend un premier circuit (PG0 , PG0 , PG1 , PG1 , WL_MUX) de sélection de cellules mémoire configuré pour effectuer des opérations d'écriture et un deuxième circuit (RPD , RPD ), différent du premier circuit, de sélection de cellules mémoire configuré pour effectuer des opérations de lecture. Le premier circuit est adapté à sélectionner, pour chaque rangée, des cellules mémoire de l'un des groupes de cellules mémoire pour une opération d'écriture. Le deuxième circuit est adapté à sélectionner, pour chaque rangée, des cellules mémoire de l'un des groupes de cellules mémoire pour une opération de lecture.