公开(公告)号：EP3159872A1

公开(公告)日：2017-04-26

申请号：EP16161366.6

申请日：2016-03-21

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  FORT, Jimmy ,  CHAMPEIX, Clement ,  DUTERTRE, Jean-Max ,  BORREL, Nicolas

IPC: G09C1/00 ,  H04L9/00

CPC classification number: G06F21/86 ,  G09C1/00 ,  H01L23/576 ,  H03K5/153 ,  H03K5/24 ,  H04L9/004 ,  H04L2209/12

Abstract: L'invention concerne une puce électronique sécurisée (50) comprenant une pluralité de caissons semiconducteurs (3, 33) polarisés et un circuit de détection (57, 61) du courant de polarisation des caissons.

Abstract translation: 本发明涉及一种安全电子芯片（50），其包括多个极化半导体盒（3,33）和用于盒的极化电流的检测电路（57,61）。

公开(公告)号：EP3739622A1

公开(公告)日：2020-11-18

申请号：EP20172288.1

申请日：2020-04-30

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  MARINET, Fabrice ,  DELALLEAU, Julien

IPC: H01L23/00 ,  G06K19/073 ,  H01L23/64

Abstract: Circuit intégré comprenant un substrat semiconducteur (SB) ayant une face avant et une face arrière, au moins une première prise de contact (PC1), au moins une deuxième prise de contact (PC2), espacées situées au niveau de la face avant, et une plaque électriquement conductrice (PL) située sur la face arrière et des premiers moyens de détection (MS1) configurés pour détecter un amincissement éventuel du substrat à partir de la face arrière, lesdits premiers moyens de détection comportant des premiers moyens de mesure (MS1) configurés pour effectuer une première mesure d'une valeur résistive du substrat entre ladite au moins une première prise de contact (PC1), ladite au moins une deuxième prise de contact (PC2) et ladite plaque électriquement conductrice (PL).

公开(公告)号：EP3483773B1

公开(公告)日：2020-07-08

申请号：EP18203406.6

申请日：2018-10-30

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis

IPC: G06F21/75 ,  H04L9/00 ,  H03K19/003 ,  G09C1/00

公开(公告)号：EP3594999A1

公开(公告)日：2020-01-15

申请号：EP19184586.6

申请日：2019-07-05

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  NICOLAS, Bruno ,  FRONTE, Daniele

IPC: H01L23/00 ,  H01L23/58 ,  H04L9/00 ,  H01L27/04

Abstract: La présente description concerne une puce électronique comprenant : un premier caisson (106, 108) à l'intérieur duquel est située une première jonction PN ; un deuxième caisson (110) enterré au-dessous et disjoint du premier caisson ; une première région (120 ; 160) formant une deuxième jonction PN avec le deuxième caisson ; et un circuit (130) pour fournir un premier signal (A) en fonction d'au moins une différence de potentiel au sein de la première région.

公开(公告)号：EP3454368A1

公开(公告)日：2019-03-13

申请号：EP18192582.7

申请日：2018-09-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas

IPC: H01L23/58 ,  H01L25/065

Abstract: L'invention concerne un empilement de puces comprenant :
une puce principale (2) contenant des composants à protéger (8) ; et
une puce auxiliaire (18, 20) en regard de chaque face (4, 6) de la puce principale (2), la zone de chaque puce auxiliaire en regard des composants à protéger (8) comprenant un plan métallique (40) connecté à la masse, et au moins une piste conductrice isolée formant un motif serré en regard des composants à protéger (8), les extrémités de ladite au moins une piste conductrice étant accessibles au niveau de la puce principale (2).

公开(公告)号：EP3418937A1

公开(公告)日：2018-12-26

申请号：EP18177036.3

申请日：2018-06-11

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ORDAS, Thomas ,  SARAFIANOS, Alexandre

IPC: G06F21/75

CPC classification number: G06F21/75

Abstract: Circuit intégré, comprenant au moins un module (CRY) situé dans au moins une première zone (Z1) d'un substrat semi-conducteur (1) du circuit intégré (CI), et au moins une cellule de leurre (CEL1) comportant au moins une première antenne (5) au-dessus d'au moins une deuxième zone (Z2) du circuit intégré, différente de ladite au moins une première zone (Z1), des moyens de génération (4) configurés pour générer au moins un signal électrique de leurre (SE) à partir d'au moins un premier signal électrique (S) caractéristique d'un fonctionnement dudit au moins un module (CRY) et d'au moins un paramètre pseudo-aléatoire, et pour faire circuler ledit au moins un signal électrique de leurre dans ladite au moins une première antenne de façon à générer au moins un rayonnement électromagnétique de leurre.

公开(公告)号：EP3343427B1

公开(公告)日：2020-09-30

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

公开(公告)号：EP3570200A1

公开(公告)日：2019-11-20

申请号：EP19173952.3

申请日：2019-05-10

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  NICOLAS, Bruno ,  FRONTE, Daniele

IPC: G06F21/75 ,  H01L23/00

Abstract: L'invention concerne une puce électronique comprenant une région résistive (102) et un premier commutateur (120) de sélection d'une première zone en contact avec la région résistive.

公开(公告)号：EP3301607B1

公开(公告)日：2019-04-03

申请号：EP17156778.7

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  CHAMPEIX, Clement

IPC: G06F21/87 ,  G01J1/42 ,  G01J1/44 ,  H01L31/112 ,  H01L23/00

公开(公告)号：EP3407530A1

公开(公告)日：2018-11-28

申请号：EP18162785.2

申请日：2018-03-20

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas

IPC: H04L9/00 ,  G09C1/00

CPC classification number: G06F21/76 ,  G09C1/00 ,  G11C19/28 ,  H03K19/003 ,  H03K19/20 ,  H03K19/21 ,  H04L9/004

Abstract: L'invention concerne un dispositif de détection de fautes comprenant un registre à décalage (2) adapté à décaler, au rythme d'une horloge, un signal binaire alternant entre deux niveaux logiques, dans des cellules successives du registre à décalage ; et un premier circuit logique (4) adapté à comparer des valeurs contenues dans au moins un couple de cellules du registre (2).