-
公开(公告)号：KR100301242B1
公开(公告)日：2001-09-06
申请号：KR1019980052018
申请日：1998-11-30
Applicant: 한국전자통신연구원
IPC: H01J31/15
Abstract: 본 발명은 전계 방출 디스플레이 장치에 관한 것이다.
본 발명에 따른 전계 방출 디스플레이 장치는 서로 평행하게 진공 패키징된 상판과 하판을 구비하는 전계 방출 디스플레이 장치에 있어서, 상기 하판은 절연성 기판상에 형성되는 전계 에미터 어레이와, 상기 전계 에미터 어레이의 에미터 전극과 접속된 드레인을 가진 콘트롤 박막 트랜지스터와, 상기 콘트롤 박막 트랜지스터의 게이트 전극 전극에 접속된 드레인을 가진 어드레싱 박막 트랜지스터로 구성된 픽셀이 행열 형태로 다수개 배열되게 이루어지며, 상기 콘트롤 박막 트랜지스터를 소오스와 게이트 전극간에 큰 기생용량을 가지도록 설계함으로써, 메모리 기능을 갖는 액티브 매트릭스 디스플레이 구동이 가능할 뿐만 아니라 종래의 복잡한 메모리 캐패시터 제작공정을 제거할 수 있어 패널의 제작 공정을 매우 단순화시킬 수 있고 또한 픽셀� � 개구율을 크게 증가시킬 수 있다. 또한, 본 발명에서는 기판으로 종래의 단결정 실리콘 웨이퍼 대신에 유리를 사용하기 때문에 대면적의 패널을 값싸게 제조할 수 있을 뿐만 아니라 전계 방출 디스플레이 제작에 필수적인 진공패키징을 용이하게 할 수 있다.-
公开(公告)号：KR100296709B1
公开(公告)日：2001-08-07
申请号：KR1019980027617
申请日：1998-07-09
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계방출 디스플레이에 관한 것이다.
종래의 전계방출 디스플레이에 사용되는 형광판은 적색, 녹색 및 청색의 3원색 형광체를 하나의 화소로 하여 동일한 면에 배열한다. 양극 구동 방식의 전계방출 디스플레이용 형광판은 그 구동을 위해 2중 또는 3중 배선 기술을 사용하므로 배선 공정이 복잡하여 수율이 나쁠 뿐만 아니라, 배선의 저항 증가에 따른 전압 강하로 인해 성능이 저하되는 단점이 있다.
따라서, 본 발명에서는 전계방출 디스플레이를 구성하는 형광판의 전도성 필름에 코팅되는 형광체를 적-녹-청-청-녹-적 순으로 배열하여 배선 공정을 단순화한 전계방출 디스플레이가 제시된다.
또한, 본 발명에서는 3원색의 형광체를 구동하기 위해 화소 단위로 하여 다수의 전압 공급기를 연결하므로써 배선 길이 증가에 따른 전압 강하 문제를 해결할 수 있는 전계방출 디스플레이가 제시된다.-
公开(公告)号：KR1020010054891A
公开(公告)日：2001-07-02
申请号：KR1019990055883
申请日：1999-12-08
Applicant: 한국전자통신연구원
CPC classification number: G09G3/22 , G09G2300/0842 , H01J1/30 , C01B32/05
Abstract: PURPOSE: A high brightness FED is provided to be capable of enabling a low-voltage drive, stabilizing electron emission characteristic, enhancing uniformity and reliability, and removing cross-talk by separating signal lines and acceleration electrodes. CONSTITUTION: Row signal lines(41R) and column signal lines(41C) of stripe shape are formed of metal on a transparent substrate to enable electrical matrix addressing. Film type electric field emitters(42), control devices(43) and addressing devices(44) are formed within respective pixels defined by the row/column signals(41R,41C). The control device(43) is connected to the emitter(42) to control electric field emission current. The addressing device(44) is connected to the control device(43) and the row/column signals(41R,41C) to transfer the scan, data signals of a display to the control device(43).
Abstract translation: 目的：提供高亮度FED，能够实现低电压驱动，稳定电子发射特性，提高均匀性和可靠性，并通过分离信号线和加速电极来消除串扰。 构成：条形状的行信号线（41R）和列信号线（41C）由透明基板上的金属形成，以实现电矩阵寻址。 薄膜型电场发射器（42），控制装置（43）和寻址装置（44）形成在由行/列信号（41R，41C）限定的各个像素内。 控制装置（43）连接到发射极（42）以控制电场发射电流。 寻址装置（44）连接到控制装置（43）和行/列信号（41R，41C）以将扫描数据信号传送到控制装置（43）。
-
公开(公告)号：KR100288549B1
公开(公告)日：2001-06-01
申请号：KR1019970038668
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A field emission display is provided to reduce power consumption and fabricating costs of a field emission display by operating a row drive IC and a column drive IC under a low voltage. CONSTITUTION: Pixels including a field emitter array(10) and an n-channel high voltage thin film transistor(11) are arranged in a matrix shape. A gate and a source of the n-channel high voltage thin film transistor(11) are connected with a row drive IC(20) and a column drive IC(30). A drain of the n-channel high voltage thin film transistor(11) is connected electrically with an emitter electrode of the field emitter array(10). A gate of the field emitter array(10) is connected with a common electrode(40). The field emitter array(10) and the n-channel high voltage thin film transistor(11) are integrated on an insulating substrate.
-
公开(公告)号：KR100275524B1
公开(公告)日：2000-12-15
申请号：KR1019970038669
申请日：1997-08-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: PURPOSE: A field emission display manufacturing method using silicide process is provided to make an array vacuum packaging on a glass panel and make a large area flat display panel cheaply by making an emitter tip sharply and forming an emitter tip on the glass panel. CONSTITUTION: A silicon series thin film is formed for emitter on a substrate(401). A mask pattern is formed on the silicon series thin film. The silicon series thin film is etched in a designated thickness in order to form a neck part of an emitter tip, and then the mask pattern is removed. A high melting point metal film is formed for silicide on the silicon series thin film which the neck part of the emitter tip is formed with. The metal film is formed as the silicide film reacting the silicon series thin film and the metal film by heat treatment in order to form the neck part of the emitter tip of the silicon series thin film sharply. A silicide film is removed.
Abstract translation: 目的：提供一种使用硅化物处理的场致发射显示器制造方法，通过在玻璃面板上形成发射极尖端，在玻璃面板上形成发射极尖端，在玻璃面板上进行阵列式真空包装，廉价地制造大面积平面显示面板。 构成：在衬底（401）上形成用于发射极的硅系薄膜。 在硅系列薄膜上形成掩模图案。 以指定的厚度蚀刻硅系列薄膜，以形成发射极尖端的颈部，然后去除掩模图案。 在硅系列薄膜上形成用于硅化物的高熔点金属膜，其中形成有发射极尖端的颈部。 金属膜形成为通过热处理使硅系列薄膜和金属膜反应的硅化物膜，以形成硅系列薄膜的发射极尖端的颈部。 去除硅化物膜。
-
Patent Agency Ranking
公开(公告)号：KR100250487B1
公开(公告)日：2000-04-01
申请号：KR1019970060287
申请日：1997-11-15
Applicant: 한국전자통신연구원
IPC: H01J17/48
Abstract: PURPOSE: A method for manufacturing a tip of a field emission component is provided to realize a tip in an electric field emission component with a low work function. CONSTITUTION: In a method for manufacturing a tip of an electric field emission component, a metal conductive board(21), a tip(22) and a transition metal(23A) are included. The tip(22) of the conic type is formed by using the E-beam evaporation on the metal conductive board(21) as molybdenum(Mo). The transition metal(23A) is layed on the upper part of the formed tip(22). In the transition metal(23A), titanium(Ti), tantalum(Ta) and zirconium(Zr) are included. The work-function of titanium(Ti) is 4.0 eV and that of tantalum(Ta) is 4.12 eV and that of zirconium(Zr) is 3.9 eV and they are high values, which don't have much difference from silicon of 4.5 eV.
Abstract translation: 目的：提供一种用于制造场致发射部件的尖端的方法，以实现具有低功函数的电场发射部件中的尖端。 构成：在制造电场发射部件的尖端的方法中，包括金属导电板（21），尖端（22）和过渡金属（23A）。 圆锥型的尖端（22）通过使用金属导电板（21）上的电子束蒸发作为钼（Mo）形成。 过渡金属（23A）被放置在所形成的尖端（22）的上部。 在过渡金属（23A）中，包括钛（Ti），钽（Ta）和锆（Zr）。 钛（Ti）的功函数为4.0eV，钽（Ta）的功函数为4.12eV，锆（Zr）的功函数为3.9eV，与硅的4.5eV无差异 。
-
公开(公告)号：KR1019990042167A
公开(公告)日：1999-06-15
申请号：KR1019970062890
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 삼극형 전계 방출 소자의 제조 방법에 관한 것으로 특히, 트랜스퍼 몰드 방법으로 에미터 팁과 높이가 일치되도록 게이트 전극을 미리 형성하는 방법에 관한 것이다.
종래의 트랜스퍼 몰드 방법에 의한 전계 방출 소자의 제조 방법에서는 게이트 전극을 미리 만들지 않거나, 만들더라도 게이트 전극과 에미터 팁끝의 높이를 일치시키지 못하는 문제점이 발생한다.
본 발명에서는 게이트 전극을 미리 형성시키고 게이트 절연막을 제어하여 에미터 팁을 형성시키는 트랜스퍼 몰드 방법으로 전계 방출 소자를 제조하므로, 게이트 전극과 에미터 팁 끝의 높이를 일치시킬 수 있으며, 높이 대 폭의 비율이 높은 팁을 제조할 수 있어서 팁과 게이트를 근접 시키면서 게이트와 캐소드 간의 간격은 멀리 하여 게이트 캐소드 간의 누설 전류가 작은 구조를 형성 시킬 수 있다.-
公开(公告)号：KR100171006B1
公开(公告)日：1999-03-30
申请号：KR1019950048734
申请日：1995-12-12
Applicant: 한국전자통신연구원
IPC: H01L21/66
Abstract: 본 발명은 0.18㎛급 이상의 차세대 반도체 소자를 제조할 수 있는 반도체 공정장비에 있어서 증착 또는 식각공정 중에 비접촉식 방법으로 구리, 알루미늄, 티타늄 등과 같은 불투명한 금속박막의 두께를 실시간으로 측정할 수 있는 장치에 측정방법에 관한 것이다.
이러한 목적을 달성하기 위하여 레이저(17)에서 나오는 기준신호(reference signal)(28)와 증착 또는 식각되는 금속박막에서 반사되어 나오는 빔의 두께 변화에 대한 신호(27)를 위상감지기(phase detector)(27)에서 검출하고, 위상비교기(29)에서 그 위상차(phase difference)를 비교하고, 경사조절 반사경(20)의 각도를 조절하여 웨이퍼(6) 위의 여러지점에서 구리, 알루미늄, 티타늄과 같은 불투명한 금속박막의 두께를 감지할 수도 있도록 구성하고, 실시간으로 감지해상도가 2.5㎚로 향상되고 허용균일도에 미치는 영향이 적은 비접촉식 광학 헤테로다인 감지(optical heterodyne detection) 방법을 사용하였다.
본 발명은 반도체 공정장비에 있어서 증착이나 식각되는 공정중에 금속박막의 여러지점에 대해 비접촉식 방법으로 두께변화의 측정이 항상 가능한 장치를 제공함으로써, 반도체 제조공정의 안정화와 생산수율을 향상시킬 수 있으므로, 반도체 공정장비의 신뢰성을 높이는 효과가 있다.-
公开(公告)号：KR100160920B1
公开(公告)日：1999-02-01
申请号：KR1019950052666
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/265
Abstract: 본 발명은 이온선 혼합법을 이용한 금속-고분자간 계면접촉력 향상방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 이온선 혼합법(ion-mixing)에 의해 질소이온을 가속화시켜 금속이 증착된 고분자 시료에 주입함으로써, 금속과 고분자 사이의 계면접착력(interfacial adhesion)을 대폭적으로 향상시킬 수 있는 방법에 관한 것이다.
본 발명의 금속-고분자간 계면접촉력 향상방법은, 이온선 혼합법에 의해 일정전압으로 가속화된 질소이온을 금속이 증착된 고분자로 이루어진 금속-고분자 시료에 주입시키는 단계를 포함한다.
이때, 상기한 본 발명의 계면접촉력 향상방법에는 상기한 질소이온 주입단계 이전에 금속과 고분자 사이에 알루미늄으로 이루어진 버퍼(buffer)층을 삽입하는 단계를 추가로 포함하는 것이 바람직하다.-
公开(公告)号：KR1019980050949A
公开(公告)日：1998-09-15
申请号：KR1019960069797
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/31
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체소자 제조방법
2. 발명이 해결하려고 하는 기술적 과제
금속배선간의 축전용량을 줄이기 위해 기상식각을 이용한 에어갭 형성 방법
3. 발명의 해결방법의 요지
고밀도플라즈마 산화막을 증착하는 단계, 금속배선을 하고 좁은 배선사이를 SOG 등의 유기계 산화막으로 채우는 단계;다시 전체 위예 고밀도플라즈마 산화막을 증착하는 단계, 및 기상식각을 이용하여 SOG 부분을 선택적으로 식각함으로 에어갭을 형성하는 단계
4. 발명의 중요한 용도
기생축전용량에 의한 소자의 동작속도를 개선하고, 전력소비를 낮추며, 잡음을 줄일 수 있는 소자
-
-
-
-
-
-
-
-
-
Search Results
214
records
(took 0.025 seconds)
