저항형 메모리 장치 및 그 제조 방법
    1.
    发明授权
    저항형 메모리 장치 및 그 제조 방법 有权
    电阻式存储器件及其制造方法

    公开(公告)号:KR101361658B1

    公开(公告)日:2014-02-21

    申请号:KR1020090119776

    申请日:2009-12-04

    Inventor: 최성율

    CPC classification number: H01L45/00 H01L27/24

    Abstract: 본 발명은 저항형 메모리 장치 및 그 제조 방법을 제공한다. 이 저항형 메모리 장치에 의하면, 메모리 셀을 다층으로 배치하여 고집적화에 유리하다. 또한, 인접한 층의 서로 평행한 도전라인들이 서로 수직적으로 중첩되지 않도록 배치하여, 프로그램/소거와 같은 동작시 발생되는 오류를 감소시킬 수 있다.
    다층 저항형 메모리 장치

    자기 조립 물질을 이용한 그라핀 나노 구조체를 분리부로 이용한 분리 장치 및 그 제조 방법
    2.
    发明公开
    자기 조립 물질을 이용한 그라핀 나노 구조체를 분리부로 이용한 분리 장치 및 그 제조 방법 无效
    使用自组装材料图案化的纳米尺寸孔结构的分离装置及其制造方法

    公开(公告)号:KR1020120130677A

    公开(公告)日:2012-12-03

    申请号:KR1020110123504

    申请日:2011-11-24

    Abstract: PURPOSE: A separating apparatus using self-assembling material-based graphene nanostructure as a separating part and a manufacturing method of the same are provided to improve the reducibility of components and to be integrated with microfluidic channels and electric components. CONSTITUTION: A manufacturing method of a separating apparatus using self-assembling material-based graphene nanostructure includes the following steps: protective layers are formed on the lower side and the upper side of a substrate(201); parts of the lower side and the upper side of the substrate are exposed by patterning the protective layers; the protective layers on the exposed parts of the substrate are etched; graphene nanostructure with columnar pores is transferred on the upper side of the substrate; and a nanostructure etching mask layer is removed from the graphene nanostructure.

    Abstract translation: 目的:提供使用自组装材料的石墨烯纳米结构作为分离部分的分离装置及其制造方法,以提高部件的还原性并与微流体通道和电气部件集成。 构成:使用自组装材料的石墨烯纳米结构的分离装置的制造方法包括以下步骤:在基板(201)的下侧和上侧形成保护层; 通过图案化保护层来暴露基板的下侧和上侧的部分; 蚀刻衬底的暴露部分上的保护层; 具有柱状孔的石墨烯纳米结构转移到基板的上侧; 并且从石墨烯纳米结构去除纳米结构蚀刻掩模层。

    저항형 메모리 장치 및 그 형성 방법
    3.
    发明公开
    저항형 메모리 장치 및 그 형성 방법 无效
    电阻记忆体装置及其形成方法

    公开(公告)号:KR1020110062904A

    公开(公告)日:2011-06-10

    申请号:KR1020090119772

    申请日:2009-12-04

    Inventor: 최성율

    Abstract: PURPOSE: A resistive memory device and a method for forming the same are provided to secure a plurality of conductive states according to external voltages by including an uniform conductive polymer-based mixture as a resistance change film. CONSTITUTION: An upper electrode(11a) is formed by patterning an upper electrode film. The upper electrode is capable of crossing a lower electrode(5). An oxide film(13) is located between the upper electrode and a resistance change film(9). The thickness of the oxide film is capable of being changed according to voltages applied to a resistive memory device. The electric resistance between the upper electrode and the lower electrode is changed according to the thickness of the oxide film.

    Abstract translation: 目的:提供一种电阻式存储器件及其形成方法,以通过包括均匀的导电聚合物基混合物作为电阻变化膜,根据外部电压来确保多个导电状态。 构成:通过图案化上电极膜形成上电极(11a)。 上电极能够与下电极(5)交叉。 氧化膜(13)位于上电极和电阻变化膜(9)之间。 氧化膜的厚度能够根据施加到电阻式存储器件的电压而改变。 上电极和下电极之间的电阻根据氧化膜的厚度而改变。

    유기 반도체 소자 및 그 제작 방법
    5.
    发明公开
    유기 반도체 소자 및 그 제작 방법 失效
    有机半导体器件及其制造方法

    公开(公告)号:KR1020070058937A

    公开(公告)日:2007-06-11

    申请号:KR1020060035654

    申请日:2006-04-20

    CPC classification number: H01L51/0512 B82Y10/00

    Abstract: An organic semiconductor device is provided to vary a distance between nano particles by using a charge storage medium as a nano particle with a uniform size distribution. An organic semiconductor layer includes a first electrode(210), an electron channel layer(230) formed on the first electrode and a second electrode(250) formed on the electron channel layer. The electron channel layer is composed of a lower organic material layer(231) formed on the first electrode, a nano particle layer(233), and an upper organic material layer(235) formed on the nano particle layer. The nano particle layer is formed on the lower organic material layer, nano particles having a predetermined size such that the nano particles are separated from each other by a predetermined interval. The electron channel layer can maintain a high conductive state and a low conductive state when a voltage is not applied from the outside.

    Abstract translation: 提供有机半导体器件以通过使用具有均匀尺寸分布的电荷存储介质作为纳米颗粒来改变纳米颗粒之间的距离。 有机半导体层包括第一电极(210),形成在第一电极上的电子通道层(230)和形成在电子通道层上的第二电极(250)。 电子通道层由在第一电极上形成的下部有机材料层(231),纳米颗粒层(233)和形成在纳米颗粒层上的上部有机材料层(235)组成。 纳米颗粒层形成在下部有机材料层上,具有预定尺寸的纳米颗粒,使得纳米颗粒彼此间隔预定间隔。 当不从外部施加电压时,电子通道层可以保持高导电状态和低导电状态。

    유기 메모리 소자 및 제조 방법
    6.
    发明公开
    유기 메모리 소자 및 제조 방법 无效
    有机存储器件及其制造方法

    公开(公告)号:KR1020060070716A

    公开(公告)日:2006-06-26

    申请号:KR1020040109296

    申请日:2004-12-21

    Abstract: 유기 메모리 소자 및 제조 방법을 제시한다. 본 발명에 따르면, 전기적 이안정성(electrical bistability)을 가지는 유기물 메모리 소자를 금속 전극들 사이에 일정한 크기 분포를 가지는 나노입자들이 분산된 유기물층을 포함하는 전자 채널층을 도입하여 형성한다. 본 발명에 따른 소자는 상부 전극과 하부 전극에 인가된 전압에 의해 전자 채널층의 전자 구조가 급격하게 변화하게 되고, 이에 따른 전기 전도도의 변화를 메모리 특성으로 이용하는 소자이다. 본 발명에 따르면, 간단한 제작 공정을 활용하여 고집적화가 가능한 유기물 소자를 제시하고, 임계전압 특성과 소자 측소화에 따른 소자간의 불균일성을 개선한 유기 메모리 소자를 구현할 수 있다.
    메모리, 비휘발성 메모리, 유기물 메모리, 고분자 메모리, 전기 전도도, 2극형 교차 구조, 나노입자

    고집적 고속 정보기록판독장치
    7.
    发明授权
    고집적 고속 정보기록판독장치 失效
    高密度和高速数据存储设备

    公开(公告)号:KR100549445B1

    公开(公告)日:2006-02-07

    申请号:KR1019990031401

    申请日:1999-07-30

    Abstract: 본 발명은 근접광과 기록매체의 상호작용을 이용한 새로운 읽기/쓰기 방식의 정보기록판독장치에 관한 것이다.
    이러한 고집적 고속 정보기록판독장치는, 기록매체 표면과 인접하여 이동 가능한 슬라이더와; 상기 슬라이더에 장착되고 상기 기록매체의 국소부에 인접한 탐침; 상기 기록매체의 읽기 또는 쓰기 동작시 상기 기록매체의 국소부를 포함하는 영역에 전자기파를 조사하는 조사장치; 상기 기록매체의 쓰기 동작시 쓰기에너지를 생성하는 쓰기에너지 생성장치; 상기 슬라이더에 장착되고 상기 쓰기에너지를 상기 기록매체의 국소부에 전달하여 상기 기록매체의 국소부를 물리적으로 변화시켜서 쓰기 작용을 하는 쓰기에너지 전달물체; 및 상기 기록매체의 읽기 동작시 상기 탐침을 통해 상기 기록매체의 국소부에서 출력되는 전자기파의 물리적인 변화를 검출하여 읽기 작용을 하는 검출기를 포함한다.

    분자 스위치 소자
    8.
    发明公开
    분자 스위치 소자 失效
    分子切换装置

    公开(公告)号:KR1020050064109A

    公开(公告)日:2005-06-29

    申请号:KR1020030095391

    申请日:2003-12-23

    Abstract: 나노 미터 크기의 분자 스위치 소자를 제공한다. 본 발명의 분자 스위치 소자는 전자가 흐를 수 있는 전자 채널을 구성하는 채널부와, 상기 채널부의 양단에 접촉된 전극과, 상기 채널부와 연결부를 통하여 연결되고 상기 전극을 통합 전압 인가에 따라 산화 상태 또는 전자 밀도가 달라져서 채널부의 전기 전도도를 변화시킬 수 있는 조절부를 포함한다. 본 발명의 분자 스위치 소자는 고속 동작이 가능하고, 분자 소자 제작 공정을 활용할 경우 고집적화가 가능하다.

    자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법
    9.
    发明授权
    자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법 失效
    自组装单层场效应晶体管及其制造方法

    公开(公告)号:KR100496432B1

    公开(公告)日:2005-06-21

    申请号:KR1020030033954

    申请日:2003-05-28

    Abstract: 본 발명은 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법에 관한 것으로, 자기조립 단분자막으로 이루어진 채널층을 소오스 전극과 드레인 전극 사이에 형성하면서 소오스 전극 및 드레인 전극과 접하지 않는 자기조립 단분자막의 모든 부분이 절연막을 통해 게이트 전극과 중첩되도록 하거나, 채널층에서 흐르는 전류의 방향과 게이트 전극에 인가된 전압에 의해 발생되는 전기장의 방향을 평행하게 만듦으로써, 게이트 전압의 증감에 따른 소오스-드레인 전류의 변화율을 증가시켜 전류 변화 특성을 향상시킬 수 있는 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법이 개시된다.

    분자전자소자 제조방법
    10.
    发明授权
    분자전자소자 제조방법 失效
    制造分子电器件的方法

    公开(公告)号:KR100470831B1

    公开(公告)日:2005-03-08

    申请号:KR1020020027863

    申请日:2002-05-20

    Abstract: 나노갭을 용이하고 재현성있게 제조하는 분자전자소자의 제조방법을 개시한다. 본 발명에서는, 기판 상에 제1, 제2 및 제3 반도체층을 순차 적층한 다음, 제2 반도체층의 측면을 식각함으로써 제1 반도체층과 제3 반도체층 사이에 나노갭을 형성한다. 나노갭이 형성된 결과물 표면에 금속막을 형성한 후 기판에 수직하게 절개하여 결과물의 상부와 하부를 전기적으로 단락시키고, 나노갭 부근의 단락된 두 금속막 상에 분자전자 소재를 도포하여 분자전자소자를 제조한다. 본 발명에 따르면 나노 리소그래피를 사용하지 않고서 분자전자소자를 제조하므로, 제조단가가 상승하는 문제없이 재현성이 뛰어나고 측정이 용이한 분자전자소자를 제조할 수 있다.

Patent Agency Ranking