Abstract:
본 발명은 전계 디스플레이 장치에 관한 것으로, 본 전계 디스플레이 장치는 기판 상부에 행열 어드레싱을 가능하게 하는 복수의 행 신호선 및 열 신호선; 상기 행 신호선과 상기 열 신호선에 의해 정의되며, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자와, 상기 행 및 열 신호선에 스캔 및 데이터 신호가 어드레싱된 후에도 상기 전계 방출 소자의 전계 방출을 유지하는 제어소자를 구비하는 적어도 하나의 전계 방출 픽셀을 포함하며, 상기 스캔 신호 및 상기 데이터 신호를 상기 각 전계 방출 픽셀에 입력하여 상기 전계 방출 픽셀이 구동되는 단위 프레임 시간을 상기 스캔 신호가 어드레싱되는 스캔 신호 어드레싱 구간과, 상기 전계 방출 소자에서 전자 방출이 일어나는 전계 방출 구간으로 분할하여 구동하는 것을 특징으로 한다. 이에 따라, 전계 방출 듀티를 자유롭게 조절할 수 있어 전계 에미터, 형광체 등의 열화를 방지할 수 있으며, 형광체의 연속 발광을 억제시킴에 따라 형광체의 잔광효과를 극대화하여 발광 효율을 향상시킬 수 있으며 보다 다이나믹한 동영상을 구현할 수 있다. 전계 방출, 어드레싱 구간, 전계 방출 구간
Abstract:
A TFT reducing the leakage current, a manufacturing method thereof and an active matrix display device including the TFT are provided to reduce the generation of electronic holes which cause the leakage current by forming a double active layered structure with an SiOx(silicon oxide) layer including Si nano particles. A shock-absorbing insulating layer(220) is formed with the oxide or nitride material on a plastic substrate(210). A double active window(230) is made of a silicon oxide layer(232) including a poly-silicon layer(231a) and silicon nano particles. The silicon oxide film is divided into a silicon nano particle and a stabilized SiO2 by the temperature rise of an amorphous silicon layer due to the radiation of a laser beam.
Abstract:
A field emission display device is provided to perform a high voltage pulse driving by controlling a current applied to a first electrode. A field emission display device includes a first electrode(10), a second electrode(20), a high voltage supply unit(40), and a current controller(50). The first electrode includes a field emitter. The second electrode is arranged in parallel to the first electrode and accelerates the electrons which are emitted from the field emitter. The high voltage supply unit is connected to the second electrode and applies a DC voltage required for emitting electrons, to the second electrode. The current controller is connected to the first electrode and controls a field emission current flowing through the first electrode, while the DC voltage is applied to the second electrode.
Abstract:
An active-matrix field emission display device is provided to suppress the continuous emission of phosphor by adjusting the duty of field emission. An active-matrix field emission display device includes plural row and column signal lines and at least one field emission pixels. The row and column signal lines execute addressing. The field emission pixels, which are defined by the row and column signal lines, include a field emission element for guiding electron emission and a controller for maintaining field emission after an addressing, which scan and data signals are addressed to the row and column signal lines. A unit frame time, which is used for driving the field emission pixels, is divided into a scan signal addressing interval(tA), which is used for addressing the scan signal, and a field emission interval(tE), which is used for generating electron emission from the field emission element.
Abstract:
본 발명은 전계 방출 장치 및 그 제조방법에 관한 것이다. 본 발명은 기판 상에 전자빔의 발산 또는 집속의 선택에 따라 그 설치 면적/폭이 정해지는 캐소드 전극을 형성하며, 캐소드 전극에 전기적으로 접속되는 에미터를 형성하며, 기판에 접합되는 절연체 층과 이 절연체 층에 설치되며 에미터에 대응하는 개구부 및 절연체 층의 일면에 설치되는 게이트 전극을 구비한 절연체 기판을 준비하며, 개구부 중심부에 에미터가 위치하도록 캐소드 전극과 에미터가 설치된 캐소드 기판과 절연체 기판을 접합하는 단계들을 포함하는 전계 방출 장치의 제조방법을 제공한다. 또한 배면 기판 상에 위치하며 소정 형태로 패터닝된 캐소드 전극, 배면 기판 상에서 캐소드 전극의 폭을 확장하는 구조로 설치되며 캐소드 전극과 전기적으로 절연되는 보조 전극, 캐소드 전극 및 보조 전극이 구비된 배면 기판을 덮는 절연체 층, 절연체 층 위에 위치하는 게이트 전극, 절연체 층의 개구부 내에 위치하며 캐소드 전극에 접속되는 에미터, 그리고 아노드 전극과 형광체가 설치된 아노드 기판을 포함하는 전계 방출 장치를 제공한다. 전계 방출 표시장치, 캐소드 기판, 아노드 기판, 절연체 기판, 전자빔 궤적
Abstract:
An electron emission device using an abrupt metal-insulator transition and a display including the same are provided to increase an electron emission rate by emitting electrons to a gap between divided portions of a metal-insulator transition material layer. An electron emission device includes a substrate(102), a metal-insulator transition material layer(106) disposed on the substrate and divided by a predetermined gap with portions of the divided metal-insulator transition material layer facing one another, and electrodes(110,112) connected to each of the portions of the divided metal-insulator transition material layer for emitting electrons to the gap between the portions of the divided metal-insulator transition material layer. A width of the gap is in a range of about 5 to 200 nm.
Abstract:
본 발명은 형광체를 구비하는 아노드 판과 전계 에미터와 이에 인가 전압을 제어하는 제어소자를 갖는 캐소드 판 사이에 경사진 내벽을 가지는 게이트 구멍과 그 상부 주위에는 게이트 전극을 구비하는 전계 방출 디스플레이를 제공한다. 상술한 발명에 의하면, 게이트 전극에 인가되는 전압은 아노드 전압에 의한 전계 에미터의 전자방출을 억제하며 전체적으로 균일한 전위를 형성함으로써 국부적인 아킹을 방지하여 수명을 향상시킬 수 있고, 경사진 내벽을 갖는 게이트 구멍은 전계 에미터로부터 방출된 전자를 아노드의 형광체에 집속시키는 역할을 하고 이에 따라 추가적인 포커싱 그리드 없이도 고해상도의 전계 방출 디스플레이를 제조가능하게 한다. 전계 방출 디스플레이, 아노드 판, 캐소드 판
Abstract:
본 발명은 순차측면 결정성장 방법으로 성장시킨 폴리실리콘 표면을 평탄화하는 방법에 관한 것으로, 기판 상에 소정 두께로 형성된 비정질 실리콘층을 폴리실리콘층으로 순차측면고상화 방법을 이용하여 결정화하는 단계와, 폴리실리콘층을 부분용융에서 완전용융으로 전환되는 에너지 밀도를 가지는 레이저를 이용하여 상기 폴리실리콘층을 평탄화하는 단계를 포함한다. 본 발명에 의한 평탄화 공정을 사용하여 폴리실리콘 박막트랜지스터를 제작하면 소자의 전기적 특성이 향상될 수 있는 효과가 있다.
Abstract:
Provided is a method for planarizing a polysilicon surface grown by means of a sequential lateral solidification method, which comprises the steps of: crystallizing an amorphous silicon having a predetermined thickness formed on a substrate into the polysilicon layer by means of the sequential lateral solidification method; and planarizing the polysilicon layer by means of a laser having an energy density for converting partially melted polysilicon into fully melted polysilicon, so that electrical characteristics of element may be improved when the polysilicon thin film transistor is fabricated using the planarization process.
Abstract:
PURPOSE: A high brightness field emission display is provided to achieve improved field emission characteristics by lowering the drive voltage of field emitter and lengthening the scanning time. CONSTITUTION: A field emission display comprises pixels arranged into a matrix shape on a glass substrate. Each of pixels includes a ferroelectric transistor(200) formed on the glass substrate; and a thin film type field emitter(100) formed in the vicinity of the ferroelectric transistor. The ferroelectric transistor includes a band type gate; a ferroelectric film formed on the gate; a floating gate formed in parallel with the gate; an amorphous silicon channel formed by inserting an insulation film on the floating gate; a source and a drain formed on the amorphous silicon channel; and a source electrode and a drain electrode for connecting the source and the drain to an external terminal.