公开(公告)号：WO2007072875A1

公开(公告)日：2007-06-28

申请号：PCT/JP2006/325406

申请日：2006-12-20

Applicant: イビデン株式会社 ,  丹野 克彦

Inventor： 丹野 克彦

IPC: H05K3/34 ,  H01L21/60 ,  H01L23/12

CPC classification number: B23K1/20 ,  H01L21/4853 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H05K3/3452 ,  H05K3/3478 ,  H05K3/4602 ,  H05K2201/094 ,  H05K2201/099 ,  H05K2203/041 ,  H05K2203/043 ,  H05K2203/0557 ,  H05K2203/1476 ,  H01L2224/05599

Abstract: 　　【課題】　口径の異なるバンプを同じ高さに形成することができるプリント配線板の製造方法を提供する。 　　【解決手段】　ソルダーレジスト層７０の小径の開口７１Ｓに搭載された小径の半田ボール７７Ｍから小径バンプ７８Ｓを、大径の開口７１Ｐに搭載された大径の半田ボール７７Ｌから大径バンプ７８Ｐを形成するので、口径の異なる小径バンプ７８Ｓと大径バンプ７８Ｐとを同じ高さＨ１、Ｈ２で形成することができる。このため、小径バンプ７８Ｓと大径バンプ７８Ｐと介してＩＣチップ９０を搭載した際に、ＩＣチップ９０と多層プリント配線板１０との接続信頼性を確保することが可能となる。

Abstract translation: [问题]提供一种制造印刷线路板的方法，通过该方法可以形成具有相同高度的不同直径的凸块。 解决问题的手段小直径凸块（78S）由安装在阻焊层（70）上的小直径开口（71S）上的小直径焊球（77M）和大直径凸块（78P）形成， 由安装在大直径开口（71P）上的大直径焊球（77L）形成。 因此，可以形成具有相同高度（H1，H2）的具有不同直径的小直径凸起（78S）和大直径凸块（78P）。 因此，当通过小直径凸块（78S）和大直径凸块（78P）安装IC芯片（90）时，可以确保IC芯片（90）与多层印刷电路板（10）的连接的可靠性 。

公开(公告)号：WO2007063692A1

公开(公告)日：2007-06-07

申请号：PCT/JP2006/322540

申请日：2006-11-13

Applicant: 株式会社村田製作所 ,  目黒 徹 ,  和田 龍一郎 ,  齋藤 善史

Inventor： 目黒 徹 ,  和田 龍一郎 ,  齋藤 善史

IPC: H05K3/28 ,  H01L23/14 ,  H05K3/46

CPC classification number: H05K3/28 ,  H01L21/4807 ,  H01L21/481 ,  H01L21/4846 ,  H01L21/6835 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49894 ,  H01L2221/68345 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/19105 ,  H05K1/0306 ,  H05K3/243 ,  H05K2201/0195 ,  H05K2201/099 ,  Y10T428/24917 ,  Y10T428/24926

Abstract: 　ヒートサイクルによる導体部への応力集中がなく、かつ、導体部の一部を覆うガラス層がセラミック基板本体への密着性およびめっき耐性に優れた、信頼性の高いセラミック基板、電子装置およびセラミック基板の製造方法を提供する。 　セラミック基板本体の一方主面に形成された導体部の一部から、セラミック基板本体の一方主面に跨るようにガラス層を配設するとともに、ガラス層を、第１のガラス材料からなる第１のガラス層１１と、第１のガラス層上に形成された、第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層１２とを備えた２層構造を有し、かつ、第１のガラス材料が第２のガラス材料よりもセラミック基板本体との密着性が良好な材料からなり、第２のガラス材料が第１のガラス材料よりもめっき耐性に優れた材料からなるガラス層１３とする。

Abstract translation: 本发明提供了一种高可靠性陶瓷基板，其在导电部分上没有受热循环导致的应力集中，并且设置有用于覆盖导电部分的一部分的玻璃层，其对陶瓷基板主体具有优异的附着力 和电镀电阻，以及电子器件和陶瓷衬底的制造方法。 玻璃层被设置为跨越陶瓷基板主体的一个主面上的导电部分的一部分与陶瓷基板主体的一个主面的一部分。 玻璃层是具有由第一玻璃材料形成的第一玻璃层（11）和设置在第一玻璃层上的由第二玻璃材料形成的第二玻璃层（12）的双层结构的玻璃层（13） 与构成第一玻璃层的第一玻璃材料不同。 第一玻璃材料比第二玻璃材料对陶瓷基板本体的粘附性更好，第二玻璃材料比第一玻璃材料具有更好的电镀电阻。

公开(公告)号：WO2005099327A1

公开(公告)日：2005-10-20

申请号：PCT/US2005/010178

申请日：2005-03-25

Applicant: INTEL CORPORATION ,  PEARSON, Tom ,  AMIR, Dudi ,  DISHONGH, Terrance

Inventor： PEARSON, Tom ,  AMIR, Dudi ,  DISHONGH, Terrance

IPC: H05K3/34

CPC classification number: H05K3/3436 ,  H01L21/4853 ,  H01L23/50 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K1/0263 ,  H05K1/162 ,  H05K3/3452 ,  H05K2201/09236 ,  H05K2201/094 ,  H05K2201/099 ,  H05K2203/0338 ,  H05K2203/041 ,  H05K2203/043 ,  H05K2203/0465 ,  Y02P70/613 ,  H01L2924/00

Abstract: Solder connections are created between the substrate of an electronic package and a circuit board having lengths that are longer than the width. The solder connections are created by locating solder balls of power or ground connections close enough to one another so that, upon reflow to the circuit board the solder balls combine, creating a larger solder connection. Signal solder balls (36c), however, remain separated. The power or ground solder balls (36a, 36b) on a particular bond pad (34a, 34b) are separated from one another by portions of a removable solder mask (100) that keep the solder balls spherical in shape during solder ball attachment to the electronic package (12). However, it is removed prior to reflow to the circuit board, thus creating a larger, longer solder connection between the electronic package and circuit board.

Abstract translation: 在电子封装的基板和长度大于宽度的电路板之间产生焊接连接。 焊接连接是通过将功率或接地连接的焊球定位得彼此靠近而形成的，使得当回流到电路板时，焊球组合，产生更大的焊接连接。 然而，信号焊球（36c）保持分离。 特定接合焊盘（34a，34b）上的电源或接地焊球（36a，36b）通过可拆卸焊接掩模（100）的一部分彼此分开，在焊球附着到焊球期间将焊球保持球形。 电子封装（12）。 然而，它在回流到电路板之前被去除，从而在电子封装和电路板之间产生更大的更长的焊接连接。

公开(公告)号：WO02047449A1

公开(公告)日：2002-06-13

申请号：PCT/JP2001/010312

申请日：2001-11-27

IPC: H05K3/34

CPC classification number: H05K3/3447 ,  H05K3/3452 ,  H05K3/3463 ,  H05K2201/099

Abstract: A circuit board, comprising a land (2) having a through hole (4) for inserting the lead (3) of an electronic part therein, wherein a lead (3) and the land (2) are mounted on the circuit board with lead-free solder (6), a solder resist (5) for protecting the circuit board (1) is formed so as to cover at least a part of a land outer peripheral end part (2a), i.e., at least the area of the land outer peripheral part (2a) liable to be subjected to the heat contraction of the solder to suppress the separation of the land and to cover the land outer peripheral end part on the side connected to a circuit formed in the circuit board and/or the end part on the side opposite to the end part on the side connected to the circuit.

Abstract translation: 一种电路板，包括具有用于将电子部件的引线（3）插入其中的通孔（4）的焊盘（2），其中引线（3）和焊盘（2）安装在电路板上的引线 形成用于保护电路板（1）的阻焊剂（6），以覆盖至少一部分陆部外周端部（2a）的至少一部分 容易受到焊料热收缩的焊盘外周部分（2a），以抑制焊盘的分离并且覆盖连接到形成在电路板中的电路的一侧的焊盘外周端部和/或 在与电路连接的一侧的端部相对的一侧的端部。

公开(公告)号：WO01050517A1

公开(公告)日：2001-07-12

申请号：PCT/CN2001/000004

申请日：2001-01-03

IPC: H01L21/48 ,  H01L23/498 ,  H05K3/06 ,  H05K3/24 ,  H05K3/28 ,  H05K3/42 ,  H01L23/12

CPC classification number: H01L23/498 ,  H01L21/4853 ,  H01L23/49816 ,  H01L2224/48228 ,  H05K3/064 ,  H05K3/243 ,  H05K3/28 ,  H05K3/427 ,  H05K2201/0352 ,  H05K2201/0989 ,  H05K2201/099 ,  H05K2203/0353 ,  Y10T29/49128 ,  Y10T29/49144

Abstract: A high density, non-bussed semiconductor package and a full body gold (FBG) method for manufacturing semiconductor packages are provided to improve electrical and mechanical connections with semiconductors and other electronic components and devices. The semiconductor package is fabricated by developing circuitry on the wire bond side of the semiconductor package prior to developing the ball attach side. The copper circuitry on the wire bond side is fully covered and protected from the environment. Solder masks are applied directly to the semiconductor substrat or copper layer to avoid contact with gold. The ball attach area is covered and protected by metallic layers, such as nickel and gold, or an organic solderable material to eliminate weak solder mask-gold connections.

Abstract translation: 提供用于制造半导体封装的高密度，非总体半导体封装和全体金（FBG）方法，以改善与半导体和其他电子元件和器件的电气和机械连接。 在显影球附着侧之前，通过在半导体封装的引线接合侧上显影电路来制造半导体封装。 导线接合侧的铜电路被完全覆盖并受到环境保护。 焊接掩模直接施加到半导体衬底或铜层以避免与金接触。 球附着区域被诸如镍和金的金属层或有机可焊材料覆盖和保护，以消除弱焊接掩模 - 金连接。

公开(公告)号：WO99034655A1

公开(公告)日：1999-07-08

申请号：PCT/JP1998/005932

申请日：1998-12-24

IPC: H05K1/11 ,  H05K3/18 ,  H05K3/34 ,  H05K3/38 ,  H05K3/42 ,  H05K3/46

CPC classification number: H05K3/4644 ,  H05K1/113 ,  H05K1/115 ,  H05K3/184 ,  H05K3/3452 ,  H05K3/3457 ,  H05K3/381 ,  H05K3/384 ,  H05K3/423 ,  H05K3/4602 ,  H05K3/4661 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09745 ,  H05K2201/099

Abstract: A multilayer printed wiring board having a field via structure and having an excellent connection reliability between via holes. A lower-layer via hole (50) having a flat surface is formed by filling up an opening (42) provided in a lower interlayer resin insulating layer (40) with a plating metal (48), and an upper-layer via hole (70) is formed by providing an opening (62) in an upper interlayer resin insulating layer (60) of the via hole (50). Since the lower-layer via hole (50) has a flat surface and no resin is left on the surface, the connection reliability between the via hole (50) and the upper-layer via hole (70) is secured. In addition, since the surface of the via hole (50) is flat, the surface smoothness of the multilayer printed wiring board is not marred even when the upper-layer via hole (70) is formed on the via hole (50).

Abstract translation: 一种具有场通孔结构并且在通孔之间具有优异的连接可靠性的多层印刷线路板。 具有平坦表面的下层通孔（50）通过用设置在下部层间树脂绝缘层（40）中的开口（42）填充电镀金属（48）和上层通孔（ 70）通过在通孔（50）的上层间树脂绝缘层（60）中设置开口（62）而形成。 由于下层通孔（50）具有平坦的表面，并且在表面上没有残留树脂，因此确保了通孔（50）和上层通孔（70）之间的连接可靠性。 此外，由于通孔50的表面平坦，所以即使在上述通孔（50）上形成有上层通孔（70），多层印刷电路板的表面平滑性也不会损坏。

公开(公告)号：WO1997046059A1

公开(公告)日：1997-12-04

申请号：PCT/JP1997001837

申请日：1997-05-28

Applicant: ROHM CO., LTD. ,  NAKAMURA, Satoshi

Inventor： ROHM CO., LTD.

IPC: H05K03/34

CPC classification number: H05K3/3405 ,  H05K1/111 ,  H05K3/0097 ,  H05K3/341 ,  H05K3/3421 ,  H05K3/3452 ,  H05K3/3484 ,  H05K3/403 ,  H05K2201/09381 ,  H05K2201/099 ,  H05K2201/1028 ,  H05K2201/1034 ,  H05K2203/0545 ,  Y10T29/49144 ,  Y10T29/49149

Abstract: A method for mounting terminal on circuit board includes an applying process for applying solder paste (3) to a desired circuit board (1), a laying process for laying the connecting ends (4a) of terminals (4) having the connecting ends (4a) and non-connecting ends (4b) on the parts coated with the paste (3), and a heating process for melting the paste (3) for soldering the connecting ends (4a) to the board (1). In the applying process, a plurality of sets of solder paste applying parts (3a-3d) which are separated from each other are provided on the board (1). In the laying process, each connecting end (4a) is laid across each set of parts (3a-3d).

Abstract translation: 一种用于将端子安装在电路板上的方法包括将焊膏（3）施加到所需的电路板（1）上的敷设过程，用于铺设具有连接端（4a）的端子（4）的连接端（4a） ）和涂覆有糊料（3）的部件上的非连接端（4b），以及用于熔化用于将连接端（4a）焊接到基板（1）的浆料（3）的加热工艺。 在涂布过程中，在板（1）上设置多个彼此分离的焊膏涂敷部（3a-3d）组。 在铺设过程中，每个连接端（4a）横跨每组部件（3a-3d）。

公开(公告)号：WO2016095441A1

公开(公告)日：2016-06-23

申请号：PCT/CN2015/080091

申请日：2015-05-28

Applicant: 京东方科技集团股份有限公司 ,  合肥鑫晟光电科技有限公司

Inventor： 范文金 ,  谢涛峰 ,  胡明

IPC: G06F3/041

CPC classification number: G06F3/041 ,  G06F3/0416 ,  H05K3/28 ,  H05K3/361 ,  H05K2201/0376 ,  H05K2201/09881 ,  H05K2201/099

Abstract: 本发明提供了一种触控面板及显示装置，涉及显示技术领域，解决了现有的触控面板连接电极容易被空气中的水、氧等侵蚀的问题。一种触控面板，包括：线路绑定区，所述线路绑定区形成有多条连接电极，所述连接电极用于与线路板绑定电连接；所述触控面板还包括保护层，所述保护层至少覆盖所述连接电极的一个侧面。

公开(公告)号：WO2016094915A1

公开(公告)日：2016-06-23

申请号：PCT/AT2015/050295

申请日：2015-11-18

Applicant: ZIZALA LICHTSYSTEME GMBH

Inventor： EDLINGER, Erik

IPC: B23K1/00 ,  H05K3/34 ,  H05K1/11 ,  H05K3/30

CPC classification number: B23K1/0016 ,  B23K1/008 ,  B23K1/203 ,  B23K2201/42 ,  H05K1/111 ,  H05K3/305 ,  H05K3/3431 ,  H05K3/3452 ,  H05K3/3484 ,  H05K3/3494 ,  H05K2201/099 ,  H05K2203/042 ,  H05K2203/1178

Abstract: Die Erfindung betrifft ein Verfahren zum lötenden Verbinden zumindest eines elektronischen Bauteils (104, 204, 304, 404, 504) mit einer Trägerplatte (100, 200, 300, 400, 500), wobei die Trägerplatte zumindest eine Trägerplattenkontaktfläche (102, 202, 302, 402, 502) und das zumindest eine elektronische Bauteil zumindest eine dazu korrespondierende Bauteilkontaktfläche (105) aufweist, wobei die zumindest eine Trägerplattenkontaktfläche von einer Lötstopplackschicht (101, 201, 301, 401, 401) umgeben ist, die die zumindest eine Trägerplattenkontaktfläche begrenzt, wobei das Verfahren die folgenden Schritte aufweist: a) zumindest bereichsweises Aufbringen von Lotpaste (106, 206, 306, 406, 506) auf die Lötstopplackschicht (101, 201, 301, 401, 501) und in minimaler Überlappung mit der an die Lötstopplackschicht angrenzenden Trägerplattenkontaktfläche (102, 202, 302, 402, 502), b) Bestücken der Trägerplatte mit dem zumindest einen elektronischen Bauteil (104, 204, 304, 404, 504, wobei die zumindest eine Bauteilkontaktfläche (105) die dazu korrespondierende zumindest eine Trägerplattenkontaktfläche (102, 202, 302, 402, 502) zumindest teilweise überdeckt, und c) Erhitzen der Lotpaste (106, 206, 306, 406, 506) zum Herstellen einer gelöteten Verbindung zwischen der Trägerplatte und dem zumindest einem Bauteil.

Abstract translation: 本发明涉及一种钎焊的与载体板（100，200，300，400，500），其特征在于，所述承载板的至少一个承载板的接触表面（102，202，302连接至少一个电子元件（104，204，304，404，504）的方法 ，402，502）和所述至少一个电子元件具有至少一个与其对应的装置的接触面积（105），其中，焊料的至少一个载体板接触表面（抗蚀剂层101，201，301，401，401）所包围，其至少限定了支撑板接触表面， 该方法包括以下步骤：在所述焊料a）至少焊膏（106，206，306，406，506）的区域方式应用与相邻的抗蚀剂层（101，201，301，401，501），并在最小重叠到阻焊层 支撑板接触面（102，202，302，402，502），b）中的安装与所述至少一个电子部件（104，204，304，404中的支撑板， 504，其中，所述至少一个部件的接触表面（105），其对应的至少一个与其承载板接触面（102，202，302，402，502）至少部分地覆盖，和c）加热焊膏（106，206，306，406，506）用于产生 承载板和所述至少一个部件之间的焊接连接。

公开(公告)号：WO2015198838A1

公开(公告)日：2015-12-30

申请号：PCT/JP2015/066349

申请日：2015-06-05

Applicant: ソニー株式会社

Inventor： 村井　誠 ,  高岡　裕二

IPC: H01L21/60 ,  H01L23/12 ,  H05K1/18

CPC classification number: H01L24/16 ,  H01L21/563 ,  H01L23/12 ,  H01L23/49838 ,  H01L23/49866 ,  H01L24/81 ,  H01L25/0657 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16013 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/16113 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/8112 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/83192 ,  H01L2224/92125 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/15747 ,  H01L2924/181 ,  H05K3/3436 ,  H05K2201/0989 ,  H05K2201/099 ,  H05K2201/10674 ,  Y02P70/613 ,  H01L2924/00012 ,  H01L2224/45099

Abstract: 　半導体チップは、チップ本体と、チップ本体の素子形成面に設けられたはんだを含む複数の電極とを有する。パッケージ基板は、基板本体と、基板本体の表面に設けられた複数の配線およびソルダレジスト層とを有し、ソルダレジスト層は、基板本体の表面および複数の配線の上に連続層として設けられると共に、複数の配線の各々の上に開口を有する。はんだを含む複数の電極は、少なくとも一つの間隔制御電極を含み、少なくとも一つの間隔制御電極は、チップ本体の側から、柱状金属層と、はんだ層とを順に有すると共に、開口の開口端の一部または全部に、柱状金属層とソルダレジスト層とが重なるオーバーラップ領域を有する。

Abstract translation: 本发明的半导体芯片包括主芯片体和设置在所述主芯片体的元件形成表面上的多个焊料包含电极。 封装基板包括：主基板主体; 以及设置在所述主基板主体的表面上的多根导线和阻焊层。 阻焊层设置为主基板主体和多根电线表面上方的连续层，并且在每个所述电线上方具有开口。 多个含焊料的电极包括一个或多个间隔控制电极。 所述间隔控制电极中的每一个包括柱状金属层和焊料层，从相应于主芯片主体的一侧开始，并且在开口的全部或部分开口端具有重叠区域， 柱状金属层与上述阻焊层重叠。