公开(公告)号：CN104206034B

公开(公告)日：2018-02-06

申请号：CN201380017541.9

申请日：2013-04-10

Applicant: 日本特殊陶业株式会社

Inventor： 西田智弘 ,  森圣二 ,  若园诚

IPC: H05K3/34 ,  H05K3/28 ,  H01L23/12

CPC classification number: H05K1/0213 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K1/111 ,  H05K3/244 ,  H05K3/28 ,  H05K3/3452 ,  H05K2201/09881 ,  H05K2201/099 ,  H05K2203/0571 ,  H05K2203/0588 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种能够防止连接端子间的短路、并且能够应对连接端子的窄间距化的布线基板。本发明的布线基板的特征在于，其具有将绝缘层和导体层各层叠了一层以上而成的层叠体，该布线基板具备：多个连接端子，其以相互分离的方式形成于上述层叠体上；以及填充构件，其填充于上述多个连接端子间；在上述多个连接端子的侧面形成有：抵接面，其与上述填充构件相抵接；以及分离面，其比该抵接面靠上侧且比上述填充构件的上表面靠下侧，且不与上述填充构件相抵接。

公开(公告)号：CN103369874B

公开(公告)日：2017-09-22

申请号：CN201310097694.0

申请日：2013-03-25

Applicant: 新光电气工业株式会社

Inventor： 堀内章夫

IPC: H05K3/46 ,  H01L21/48 ,  H01L23/498 ,  H05K1/00

CPC classification number: H05K1/0271 ,  H01L21/486 ,  H01L23/145 ,  H01L23/15 ,  H01L23/49827 ,  H01L23/49894 ,  H01L2224/16 ,  H01L2224/73204 ,  H05K1/0298 ,  H05K3/0055 ,  H05K3/4644 ,  H05K3/4673 ,  H05K2201/09781 ,  H05K2201/09881 ,  Y10T29/49128

Abstract: 本发明提供一种可减少连接不良的布线基板制造方法以及布线基板。布线基板的制造方法包括：在芯基板的第1面上交替层积多个第1布线图案和多个第1绝缘层，在芯基板的位于第1面相反侧的第2面上交替层积多个第2布线图案和多个第2绝缘层，将第2绝缘层之中的最外层的第2绝缘层除外的第2绝缘层的数量与第1绝缘层的数量不同；在第1绝缘层之中的最外层的第1绝缘层上形成通孔，使第1布线图案之中的最外层的第1布线图案的一部分露出；将最外层的第2绝缘层薄化，使第2布线图案之中的最外层的第2布线图案露出；以及在通孔内形成电柱，并且在最外层的第1绝缘层上形成通过通孔与最外层的第1布线图案连接的布线图案。

公开(公告)号：CN107004648A

公开(公告)日：2017-08-01

申请号：CN201580061731.X

申请日：2015-11-20

Applicant: 日本精工株式会社

Inventor： 岛川茂 ,  须永崇 ,  关根孝明 ,  小暮光义 ,  铃木良一

IPC: H01L23/36 ,  H01L23/12 ,  H01L23/48 ,  H01L23/50

CPC classification number: H01L23/49568 ,  B62D5/0406 ,  G01R1/203 ,  H01L23/12 ,  H01L23/36 ,  H01L23/48 ,  H01L23/49524 ,  H01L23/49531 ,  H01L23/49537 ,  H01L23/49558 ,  H01L23/49861 ,  H01L23/50 ,  H01L24/34 ,  H01L24/37 ,  H01L25/071 ,  H01L28/20 ,  H01L2224/34 ,  H01L2224/37147 ,  H01L2224/37599 ,  H02K11/33 ,  H05K1/181 ,  H05K3/202 ,  H05K2201/09881 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明提供一种即使为使用了流动大电流的功率半导体等的电路也可以降低基于大电力动作的布线电阻并且提高散热性的电子部件搭载用散热基板。本发明的电子部件搭载用散热基板由被形成为布线图案形状并且由导体板制成的引线框架(110)和被设置在所述引线框架(110)之间的绝缘材料(130)构成，所述引线框架(110)的部件配置面的板面和所述绝缘材料(130)的部件配置面一侧的表面形成一个连续的表面，将所述电子部件搭载用散热基板的两个表面作为部件配置面，至少是由相同的两个系统的电路构成的冗余电路被形成在所述电子部件搭载用散热基板上，所述两个系统中的一个系统的电路被形成在所述部件配置面的一方的表面，所述两个系统中的另一个系统的电路被形成在所述部件配置面的另一方的表面，使由所述两个系统的电路构成的冗余电路中的共同使用电路布线的部分在所述部件配置面的一方和另一方的两个表面使用共通的所述引线框架。

公开(公告)号：CN103229605B

公开(公告)日：2016-06-08

申请号：CN201280003901.5

申请日：2012-05-16

Applicant: 日本特殊陶业株式会社

Inventor： 伊藤达也 ,  森圣二 ,  林贵广 ,  若园诚 ,  西田智弘

IPC: H05K3/34 ,  H05K3/28 ,  H05K3/38 ,  H05K3/46

CPC classification number: H05K1/0213 ,  H01L23/145 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L2924/0002 ,  H05K1/111 ,  H05K3/3436 ,  H05K3/3452 ,  H05K3/4007 ,  H05K3/4661 ,  H05K2201/0195 ,  H05K2201/09881 ,  H05K2201/099 ,  H05K2201/09918 ,  Y02P70/611 ,  H01L2924/00

Abstract: 本发明的布线基板具有层叠体，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其中，该布线基板包括：多个连接端子，其形成为在层叠体上彼此分离，在与该多个连接端子和层叠体之间的抵接面相对的第1主表面外周形成有高度差；以及填充构件，其被填充在多个连接端子之间。

公开(公告)号：CN103824829A

公开(公告)日：2014-05-28

申请号：CN201310541134.X

申请日：2013-11-05

Applicant: 辉达公司

Inventor： 张蕾蕾 ,  龙·博扎 ,  翟军 ,  祖海尔·博哈里

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/49894 ,  H01L23/50 ,  H01L24/13 ,  H01L24/16 ,  H01L25/16 ,  H01L2224/131 ,  H01L2224/16237 ,  H01L2924/15311 ,  H05K3/28 ,  H05K3/3452 ,  H05K2201/0376 ,  H05K2201/09881 ,  H05K2201/0989 ,  Y10T29/49124 ,  H01L2924/014

Abstract: 公开了非焊接掩膜限定的铜焊盘和嵌入式铜焊盘。本发明的实施例提供了封装系统，其总地包括衬底、形成在衬底的顶面上的第一电传导焊盘和第二电传导焊盘以及形成在衬底的顶面上并且布置在第一电传导焊盘和第二电传导焊盘之间的掩膜部分。封装系统进一步包括安装到掩膜部分的顶面上的无源部件，其中无源部件的背面的一部分分别与第一电传导焊盘和第二电传导焊盘物理接触。

公开(公告)号：CN102177627B

公开(公告)日：2014-04-02

申请号：CN200980139999.5

申请日：2009-10-06

Applicant: 昭和电工株式会社

Inventor： 大西美奈 ,  石原吉满 ,  井上浩文 ,  东幸彦

IPC: H01T4/10 ,  H01C7/10 ,  H05K1/02

CPC classification number: H01C7/12 ,  H01T4/10 ,  H05K1/0259 ,  H05K2201/09672 ,  H05K2201/09881

Abstract: 本发明的课题是提供对于各种各样的设计的电子电路基板能够自由且简便地谋求静电放电对策的静电放电保护体。本发明的静电放电保护体，其特征在于，具有包括一对电极和电极以外的导电性构件在内的至少三个导电性构件，各个导电性构件被配置成与其他的导电性构件的至少一个的间隙的宽度为0.1～10μm，在与各导电性构件相邻的宽度为0.1～10μm的间隙的至少一个中，以填埋该间隙的方式配置有绝缘性构件，所述电极中的一个电极，介由所述绝缘性构件和电极以外的所述导电性构件，与和该一个电极构成对的电极连结。

公开(公告)号：CN102576695A

公开(公告)日：2012-07-11

申请号：CN201080043073.9

申请日：2010-08-27

Applicant: 雅达电子国际有限公司

Inventor： 达里尔·魏斯普芬尼希 ,  布雷德利·舒马赫 ,  钱广基

IPC: H01L23/14 ,  H05K1/18 ,  H01L23/48

CPC classification number: H05K1/0203 ,  H01L23/49537 ,  H01L23/49541 ,  H01L23/49568 ,  H01L23/49582 ,  H01L2924/0002 ,  H05K1/0263 ,  H05K1/0298 ,  H05K1/0313 ,  H05K1/09 ,  H05K1/115 ,  H05K1/181 ,  H05K3/202 ,  H05K3/42 ,  H05K3/4602 ,  H05K2201/0352 ,  H05K2201/09881 ,  H05K2201/09972 ,  H05K2201/10166 ,  H05K2201/10689 ,  H05K2203/175 ,  Y02P70/611 ,  Y10T29/49126 ,  H01L2924/00

Abstract: 一种集成电路组件，包括：第一导电片；第二导电片，其与第一导电片电隔离；非导电材料，其被布置在第一导电片和第二导电片之间；电走线，其被布置在非导电材料上，并且与第一导电片和第二导电片电隔离；以及集成电路，其具有至少一个直接连接到第一导电片的引线、至少一个直接连接到第二导电片的引线以及至少一个电连接到电走线的引线。还公开了其它集成电路组件和制作集成电路组件的方法。

公开(公告)号：CN1886032B

公开(公告)日：2011-07-27

申请号：CN200610093205.4

申请日：2006-06-22

Applicant: 精工爱普生株式会社

Inventor： 和田健嗣 ,  新馆刚

IPC: H05K3/12 ,  H01L21/288 ,  H01L21/48 ,  H01L21/768 ,  H05K3/38

CPC classification number: H05K3/4664 ,  B41M3/006 ,  B41M3/008 ,  H05K3/125 ,  H05K3/4647 ,  H05K2201/09781 ,  H05K2201/09881 ,  H05K2203/013 ,  H05K2203/1476

Abstract: 通过喷墨加工形成难以剥离的多层结构。多层结构形成方法包括：将虚设接线柱设置于第一绝缘图案上的第一喷墨工序；将第二绝缘图案设置于所述第一绝缘图案上，得到包围所述虚设接线柱的侧面的所述第二绝缘图案的第二喷墨工序；以及将第一导电图案设置于所述第二绝缘图案上，得到连接于所述虚设接线柱的第一导电图案的第三喷墨工序。而且，所述第一喷墨工序包括向所述第一绝缘图案喷出含有相对所述第一导电图案密接性好的第一导电材料的功能液的工序。

公开(公告)号：CN101300912B

公开(公告)日：2010-11-10

申请号：CN200680041253.7

申请日：2006-10-30

Applicant: 住友电木株式会社

Inventor： 近藤正芳

IPC: H05K3/46

CPC classification number: H05K3/4673 ,  H05K3/386 ,  H05K3/4617 ,  H05K3/4626 ,  H05K3/4647 ,  H05K2201/09881 ,  H05K2203/0264 ,  H05K2203/066 ,  H05K2203/1189

Abstract: 一种多层电路板的制造方法，包括：准备具有层间粘结剂的膜1，其中堆叠有第一保护膜102和第一层间粘结剂104；准备具有第一基底202和从所述第一基底202突出的导电柱204的第一电路板2；将该第一层间粘结剂的表面和包括导电柱的表面堆叠在一起；剥离该第一保护膜102；准备包括容置该导电柱204的导电焊盘302的第二电路板3；以及通过所述第一层间粘结剂104将所述第一电路板2和所述第二电路板3堆叠并粘合在一起，以使所述导电柱204和所述导电焊盘302彼此面对，其中在剥离过程中，在剥离该第一保护膜102时选择性去除该导电柱顶部206处的第一层间粘结剂104。

公开(公告)号：CN101533824A

公开(公告)日：2009-09-16

申请号：CN200910127423.9

申请日：2006-10-12

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 菊池克 ,  山道新太郎 ,  栗田洋一郎 ,  副岛康志

IPC: H01L23/498 ,  H01L23/12 ,  H01L21/48 ,  H01L21/60 ,  H05K1/02 ,  H05K3/00

CPC classification number: H01L25/0657 ,  H01L21/6835 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K3/20 ,  H05K3/28 ,  H05K3/4007 ,  H05K2201/0367 ,  H05K2201/09881 ,  H05K2201/0989 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种配线板，包括：上面布置了第一电极的第一表面和上面布置了第二电极的第二表面；至少单一绝缘层和至少单一配线层；以及一个或多个安装的半导体元件，其中布置在第二表面上的第二电极嵌入绝缘层中，第二电极暴露于第二表面侧的面的相反侧表面连接到配线层，并且第二电极的侧面的全部或部分不与绝缘层接触。