公开(公告)号：KR1019960026114A

公开(公告)日：1996-07-22

申请号：KR1019940034390

申请日：1994-12-15

Applicant: 한국전자통신연구원

Inventor： 권오준 ,  이정희 ,  이용현

IPC: H01L21/18

Abstract: 고주파수 대역(800MHz~10GHz)의 모노리틱 마이크로 웨이브 집적회로(MMIC)의 제작을 가능하게 하는 실리콘 기판의 구조 및 그 제조방법이 개시된다.
활성 영역의 양측면에 그리고 실리콘 반도체 기판(40) 위에는 두개의 트렌치가 형성되고, 두 트렌치 각각의 내에는 900Å 정도의 산화막(47), 4000Å 정도의 저온 산화막(48), 2000Å 정도의 실리콘 질화막(49)이 형성되며 그 내부에는 산화막(50)이 채원진다.
두 트렌치 외측의 비활성 영역에도 다공질 실리콘 산화층이 형성된다. 이런 구조의 실리콘 기판을 MMIC의 제작에 적용하면 제품의 생산성을 높이고 원가를 절감할 수 있게 된다.

公开(公告)号：KR1019950011998B1

公开(公告)日：1995-10-13

申请号：KR1019920008887

申请日：1992-05-26

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  이정희 ,  이용탁

IPC: H01S5/30

Abstract: The method comprises a step of growing heterostructure, deposited sequentially with a buffer layer, n-type activation layer, and a surface layer, a step of depositing a silicon nitride layer on the epitaxially-grown layer and etching the silicon nitride layer, a step of injecting p-type impurities into the activation doping region and forming a diffusion layer by the first annealing, a step of forming a protective layer on the surface of wafer and forming p-type activation layer by the second annealing, and a step of forming an isolated region by etching the ohmic contact of the protective layer.

Abstract translation: 该方法包括生长异质结构的步骤，依次沉积缓冲层，n型活化层和表面层，在外延生长层上沉积氮化硅层并蚀刻氮化硅层的步骤，步骤 将p型杂质注入激活掺杂区域并通过第一退火形成扩散层，在晶片表面上形成保护层并通过第二退火形成p型活化层的步骤，以及形成步骤 通过蚀刻保护层的欧姆接触来形成隔离区域。

公开(公告)号：KR1019950008255B1

公开(公告)日：1995-07-26

申请号：KR1019920023356

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  강진영 ,  박형무

IPC: H01L29/78

Abstract: This method simply forms a gate of a short channel length and enhances the electrical characteristic of device. The method comprises the steps of: growing approximately 1μm thickness cap layer (6) on the source layer (5); separating device by wet etching; spreading a photoresist solution (7) on the cap layer; defining a gate region, and etching the cap layer sequentially; depositing metal, removing the photoresist solution by the lift off method, forming a gate electrode (8), and etching the cap layer sequentially; forming a source and drain ohmic contact metal layer (9) by using the gate electrode as a mask; and etching the cap layer between the gate electrode and the source and drain ohmic contact layer.

Abstract translation: 该方法简单地形成了一个短通道长度的栅极，并增强了器件的电气特性。 该方法包括以下步骤：在源层（5）上生长约1μm厚度的盖层（6）; 通过湿蚀刻分离装置; 将光致抗蚀剂溶液（7）铺展在盖层上; 限定栅极区域，并且顺序蚀刻所述盖层; 沉积金属，通过剥离法去除光致抗蚀剂溶液，形成栅电极（8），并依次蚀刻盖层; 通过使用栅电极作为掩模形成源极和漏极欧姆接触金属层（9）; 并蚀刻栅电极和源极和漏极欧姆接触层之间的覆盖层。

公开(公告)号：KR1019950008253B1

公开(公告)日：1995-07-26

申请号：KR1019920023351

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  박성호 ,  이해권 ,  강진영 ,  이용택

IPC: H01L29/80

Abstract: forming GaAs quasi-collector layer (7), GaAs collector layer (6), GaAs base layer (5), AlGaAs emitter layer (4), and GaAs ohmic contact layer (3) sequentailly; forming AlAs selective etching layer (2) and GaAs guiding layer (1) on the GaAs ohmic contact layer sequentially; etching the GaAs guiding layer, the AlAs selective etching layer, the GaAs ohmic contact layer, and AlGaAs emitter layer (4) to form inverse mesa structure; forming base ohmic contact layer (9) on the AlGaAs emitter layer; removing the GaAs guiding layer and the AlAs selective etching layer of the inverse mesa structure and spreading silicon oxide layer (10); forming emitter and collector ohmic contact metal layer (11) on the exposed quasi-collector layer and the GaAs ohmic contact layer; forming base ohmic contact metal layer (12) on the base ohmic contact layer; and forming metal layer (14) on the ohmic contact metal layers.

Abstract translation: 形成GaAs准集电极层（7），GaAs集电极层（6），GaAs基极层（5），AlGaAs发射极层（4）和GaAs欧姆接触层（3）; 在GaAs欧姆接触层上依次形成AlAs选择性蚀刻层（2）和GaAs引导层（1）; 蚀刻GaAs引导层，AlAs选择性蚀刻层，GaAs欧姆接触层和AlGaAs发射极层（4）以形成逆台面结构; 在AlGaAs发射极层上形成基极欧姆接触层（9）; 去除反向台面结构的GaAs引导层和AlAs选择性蚀刻层，并扩展氧化硅层（10）; 在暴露的准集电极层和GaAs欧姆接触层上形成发射极和集电极欧姆接触金属层（11）; 在基极欧姆接触层上形成基极欧姆接触金属层（12）; 以及在欧姆接触金属层上形成金属层（14）。

公开(公告)号：KR1019950016411A

公开(公告)日：1995-06-17

申请号：KR1019930025728

申请日：1993-11-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희영 ,  이정희 ,  주범순

IPC: H04Q3/02

Abstract: 본 발명은 클럭원(clock source)을 갖는 중앙망(21)과 상기 중앙망에서 클럭을 공급받아 동작하는 지역망(22)사이의 데이터 전송을 위한 병렬 인터페이스 장치에 관한 것으로, 상기 중앙망(21)의 송신 데이터를 리타이밍하는 중앙망 리타이밍 수단(23)과; 상기 중앙망 리타이밍 수단(23)으로 부터 클럭과 데이터를 수신하여 수신클럭으로 수신 데이터를 리타이밍하는 지역망 수신부 리타이밍 수단(24)과; 상기 지역망(22)의 송신데이터를 리타이밍하는 지역망 송신부 리타이밍수단(25)과; 상기 지역망 송신부 리타이밍수단(25)으로 부터 데이터와 클럭 및 블럭 동기 펄스를 수신하여 수신된 직렬 데이터를 N 비트 병렬 데이터로 변환시켜 데이터의 유효지속 시간을 기준 데이터에 비해 N배 연장시킨 중앙망 N비트 직렬/병렬 변환 수단(26); 및 상기 중앙망 N비트 직렬/병렬 수단에 연결되어 그 발생된 N비트 병렬 데이터를 중앙망 클럭 및 블럭동기 펄스를 이용하여 직렬 변환하여 수신하는 중앙망 수신부 병렬/직렬 수단(27)을 포함하여 이루어짐으로써 전송상의 각종 지연 요소로 인해 발생되는 전송 데이터의 전송지연 부정확성을 보상하여 데이터를 안정되게 전송하는 효과가 있다.

公开(公告)号：KR1019940010927B1

公开(公告)日：1994-11-19

申请号：KR1019910024511

申请日：1991-12-26

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  이해권 ,  강진영 ,  이용탁

IPC: H01L29/772 ,  H01L29/778

Abstract: The method includes the steps of applying a photosenstive film on a GaAs substrate to form a photosenstive film pattern theron to etch the substrate by using a wet etching method, sequentially forming an initial GaAs layer (6), an AlAs layer (7) and an active GaAs layer (8) on the etched substrate by using an MBE process, forming an ohmic contact metal (5) on the epitaxial layers (6,7,8), and selectively etching the Al-As layer (7) by using HCl or buffered oxide etchant (BOE), thereby forming an air gap (9) to isolate the GaAs active layer (8) from the substrate to prevent the current leakage between the buffered film and substrate.

Abstract translation: 该方法包括以下步骤：在GaAs衬底上施加光敏膜以形成光敏膜图案，以通过使用湿蚀刻方法蚀刻衬底，顺序形成初始GaAs层（6），AlAs层（7）和 通过使用MBE工艺在蚀刻的衬底上的有源GaAs层（8），在外延层（6,7,8）上形成欧姆接触金属（5），并且通过使用HCl来选择性地蚀刻Al-As层（7） 或缓冲氧化物蚀刻剂（BOE），从而形成气隙（9）以将GaAs有源层（8）与衬底隔离以防止缓冲膜和衬底之间的电流泄漏。

公开(公告)号：KR1019940016890A

公开(公告)日：1994-07-25

申请号：KR1019920023356

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  강진영 ,  박형무

IPC: H01L29/78

Abstract: 본 발명의 목적은 짧은 채널길이를 갖는 게이트를 간단히 형성시킬 수 있고 소자의 전기적 특성을 개선시킬 수 있는 고전자 이동도 트랜지스터(MEMT) 소자의 제조방법을 제공하는 것으로, 맨 윗층의 캡층(cap layer)의 두께를 제외하고는 통상 사용되는 고전자 이동도 트랜지스터와 거의 같은 구조를 분자선 에피성장(MBE)방법에 의해 알루미늄 갈륨비소/갈륨비소(AlGaAs/GaAs)층을 성장시킨 기판에 전자선 리소그래피를 사용하지 않고 MESA 식각만으로 아주 짧은 게이트 길이를 정의한 후, 소오스 및 드레인 오믹접촉 영역을 자기정열시켜 고성능 HEMT 소자를 제조한다.

公开(公告)号：KR1019940004274B1

公开(公告)日：1994-05-19

申请号：KR1019900021806

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  박성호 ,  이종람 ,  김진섭 ,  박형무

IPC: H01L29/80

Abstract: forming a first epitaxial layer 2 on a GaAs substrate 1 using molecular beam epitaxy; forming an insulating layer 3 by sequential deposition of a first AlGaAs 3b, GaAs 3c and a second AlGaAs 3a on first epitaxial layer 2, first AlGaAs layer 3b and second AlGaAs layer 3a are formed at the same temperature, and GaAs layer 3c is formed at the temperature lower than that of AlGaAs layer 3a,3b; forming an second epitaxial layer 4 on the insulating layer 3; selective etching second AlGaAs layer 3a, GaAs layer 3c and first Al GaAs layer 3b so as to expose first epitaxial layer 2 and second epitaxial layer 4a; forming a metal pattern 6 on an active region of each device; forming a predetermined photoresist pattern 5a on the surface of the substrate; forming an isolation region 7 in the vertical derection to the substrate by ion implanting into the substrate using the photoresist pattern 5a as mask, thereby to shut off the current between the the devices without damaging to the substrate.

Abstract translation: 使用分子束外延在GaAs衬底1上形成第一外延层2; 通过在第一外延层2上顺序沉积第一AlGaAs 3b，GaAs 3c和第二AlGaAs 3a来形成绝缘层3，在相同温度下形成第一AlGaAs层3b和第二AlGaAs层3a，并且形成GaAs层3c 温度低于AlGaAs层3a，3b; 在绝缘层3上形成第二外延层4; 选择性蚀刻第二AlGaAs层3a，GaAs层3c和第一Al GaAs层3b，以暴露第一外延层2和第二外延层4a; 在每个装置的有源区上形成金属图案6; 在所述基板的表面上形成预定的光致抗蚀剂图案5a; 通过使用光致抗蚀剂图案5a作为掩模将衬底中的离子注入到衬底中，在垂直于衬底的垂直方向上形成隔离区域7，从而切断器件之间的电流而不损坏衬底。

公开(公告)号：KR1019940004015B1

公开(公告)日：1994-05-10

申请号：KR1019910024516

申请日：1991-12-26

Applicant: 한국전자통신연구원

Inventor： 이해권 ,  이정희 ,  강진영 ,  이용탁

IPC: H01L21/30

Abstract: The method manufactures an ultra thin film GaAs quantum well with vacuum barriers. The method comprises: A) forming a GaAs buffer layer (2) on a silicon gallium arsenide substance (1); B) alternative depositing aluminum arsenide layers (5) and GaAs layers (4) by MBE method; C) sealing the multiquantum well with silicon nitride (6); D) forming the photoresist pattern using masks (8) after coating photoresist (7); E) removing silicon nitride with HF and etching the GaAS layer and AlAs layer in the area of the photoresist pattern; F) and forming the GaAs vacuum barrier quantum wells by etching the AlAs layers between the GaAs layers.

Abstract translation: 该方法制造具有真空屏障的超薄膜GaAs量子阱。 该方法包括：A）在砷化硅镓物质（1）上形成GaAs缓冲层（2）; B）通过MBE方法替代沉积砷化铝层（5）和GaAs层（4）; C）用氮化硅（6）密封多量子阱; D）在涂覆光致抗蚀剂（7）之后，使用掩模（8）形成光致抗蚀剂图案; E）用HF去除氮化硅并在光致抗蚀剂图案的区域中蚀刻GaAS层和AlAs层; F）并通过蚀刻GaAs层之间的AlAs层来形成GaAs真空势垒量子阱。

公开(公告)号：KR100072455B1

公开(公告)日：1994-04-04

申请号：KR1019910012912

申请日：1991-07-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 나종래 ,  이정희

IPC: H04Q1/00