公开(公告)号：TW200601767A

公开(公告)日：2006-01-01

申请号：TW094108775

申请日：2005-03-22

Applicant: 伍爾夫生微電子股份有限公司 WOLFSON MICROELECTRONICS PLC

Inventor： 雷索 保羅 LESSO, PAUL

IPC: H04L

CPC classification number: H03L7/197 ,  G06F5/06 ,  G06F5/12 ,  G06F2205/061 ,  H03L7/10 ,  H04J3/0632

Abstract: 本發明揭示一種時鐘同步化器，及包含該時鐘同步化器之時鐘與資料回復裝置，與對應之時脈同步化方法。該時鐘同步化器包含一彈性緩衝器。一被接收之時脈信號被使用以將資料依時脈存入緩衝器中，並且一本地產生的時脈被使用以將資料依時脈自該緩衝器取出。該本地時脈使用一鎖相迴路電路(PLL)被合成，並且來自彈性緩衝器之一充填位準信號被使用以控制本地時脈頻率而維持所需的平均資料數量於該緩衝器中，因而實現該被接收時脈和本地時脈的同步化。於較佳實施例中，該充填位準信號被使用以控制鎖相迴路電路之回授路線中一可變除頻器，其被供應高穩定的參考信號。一被同步化且低抖動之本地時脈因此被產生。最好是，該彈性緩衝器採用相對地寬之字組寬度的計數器，以及大量被降低深度之一儲存陣列，讀取和寫入指示器僅由字組之少數最不主要位元被提供。

Abstract in simplified Chinese: 本发明揭示一种时钟同步化器，及包含该时钟同步化器之时钟与数据回复设备，与对应之时脉同步化方法。该时钟同步化器包含一弹性缓冲器。一被接收之时脉信号被使用以将数据依时脉存入缓冲器中，并且一本地产生的时脉被使用以将数据依时脉自该缓冲器取出。该本地时脉使用一锁相回路电路(PLL)被合成，并且来自弹性缓冲器之一充填位准信号被使用以控制本地时钟频率而维持所需的平均数据数量于该缓冲器中，因而实现该被接收时脉和本地时脉的同步化。于较佳实施例中，该充填位准信号被使用以控制锁相回路电路之回授路线中一可变除频器，其被供应高稳定的参考信号。一被同步化且低抖动之本地时脉因此被产生。最好是，该弹性缓冲器采用相对地宽之字组宽度的计数器，以及大量被降低深度之一存储数组，读取和写入指示器仅由字组之少数最不主要比特被提供。

公开(公告)号：TW200515694A

公开(公告)日：2005-05-01

申请号：TW093121796

申请日：2004-07-21

Applicant: 伍爾夫生微電子股份有限公司 WOLFSON MICROELECTRONICS PLC

Inventor： 梅格斯 索尼J MAGRATH, ANTHONY JAMES

IPC: H03F

CPC classification number: H03M7/3008 ,  H03F3/217 ,  H03F3/2173 ,  H03F3/2175 ,  H03F2200/331 ,  H03M7/3028

Abstract: 本發明係論及D類放大器，以及係特別論及此種放大器之位元反轉式積分三角調變器(SDM)具現體。此種放大器係特別縱非排他地適用於一類似hi–fi和個人型音樂放大器等聲頻設備中。本發明係提供一種具有多重回授迴路濾波器結構之位元反轉式積分三角調變器(BFSDM)。此種調變器係包括：一耦合至一位元反轉器之量化器、一可決定其次一量化器之輸出的前瞻量化器、和一可決定是否要改變其位元反轉器之輸出的控制器。其調變器係包括一在安排上可將來自此調變器之輸出端的回授加至其輸入之回授迴路。此調變器係包括一補償器，其可調整此調變器之狀態，以便就其量化器之輸出的位元反轉做修正。此可調整其至量化器之輸入，使對應於一具有來自一未做位元反轉之量化器輸出的回授之輸入。

Abstract in simplified Chinese: 本发明系论及D类放大器，以及系特别论及此种放大器之比特反转式积分三角调制器(SDM)具现体。此种放大器系特别纵非排他地适用于一类似hi–fi和个人型音乐放大器等声频设备中。本发明系提供一种具有多重回授回路滤波器结构之比特反转式积分三角调制器(BFSDM)。此种调制器系包括：一耦合至一比特反转器之量化器、一可决定其次一量化器之输出的前瞻量化器、和一可决定是否要改变其比特反转器之输出的控制器。其调制器系包括一在安排上可将来自此调制器之输出端的回授加至其输入之回授回路。此调制器系包括一补偿器，其可调整此调制器之状态，以便就其量化器之输出的比特反转做修正。此可调整其至量化器之输入，使对应于一具有来自一未做比特反转之量化器输出的回授之输入。

公开(公告)号：WO2014045040A1

公开(公告)日：2014-03-27

申请号：PCT/GB2013/052458

申请日：2013-09-19

Applicant: WOLFSON MICROELECTRONICS PLC

Inventor： JENKINS, Colin Robert ,  HOEKSTRA, Tsjerk ,  BOYD, Euan

IPC: H04R19/00

CPC classification number: H04R19/005 ,  B81B3/0021 ,  B81B3/0075 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81C1/00158 ,  H01L41/09 ,  H01L41/0926 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/1461 ,  H01L2924/16151 ,  H01L2924/16152 ,  H04R1/222 ,  H04R23/006 ,  H04R2201/003 ,  Y10T29/49005 ,  H01L2924/00014

Abstract: This application relates to MEMS devices, especially MEMS capacitive transducers and to processes for forming such MEMS transducer that provide increased robustness and resilience to acoustic shock. The application describes atransducer structure havinga flexible membrane (101) supported between a first volume (109) and a second volume (110). The transducer structure comprises at least one variable vent structure (401) in communication with at least one of said first and second volumes, said variable vent structure comprising at least one moveable portion which is moveable in response to a pressure differential across the moveable portion so as to vary the size of a flow path through the vent structure. The variable vent may be formed through the membrane and the moveable portion may be a part of the membrane, defined by one or more channels, that is deflectable away from the surface of the membrane. The variable vent is preferably closed in the normal range of pressure differentials but opens at high pressure differentials to provide more rapid equalisation of the air volumes above and below the membrane.

Abstract translation: 本申请涉及MEMS器件，特别是MEMS电容式换能器，以及用于形成这样的MEMS换能器的方法，其提供对声学冲击的增强的鲁棒性和弹性。 本申请描述了具有支撑在第一容积（109）和第二容积（110）之间的柔性膜（101）的传感器结构。 换能器结构包括与所述第一和第二体积中的至少一个连通的至少一个可变排气结构（401），所述可变排气结构包括至少一个可移动部分，所述至少一个可移动部分可响应于可移动部分上的压差而移动，因此 以改变通过排气结构的流动路径的尺寸。 可变通气口可以通过膜形成，并且可移动部分可以是由一个或多个通道限定的膜，其可偏离膜的表面偏转。 可变排气口优选在正常的压差范围内封闭，但是在高压差下打开以提供膜上方和下方的空气体积的更快速均衡。

公开(公告)号：WO2013076470A2

公开(公告)日：2013-05-30

申请号：PCT/GB2012/052868

申请日：2012-11-20

Applicant: WOLFSON MICROELECTRONICS PLC

Inventor： LESSO, John Paul

IPC: H03L7/099

CPC classification number: H03L7/0994 ,  H03L7/235

Abstract: A clock generator receives a first input clock signal and a second input clock signal. A first frequency comparator generates a first frequency comparison signal based on a ratio of a frequency of the output clock signal to a frequency of the first input clock signal, and a first subtractor forms a first error signal representing a difference between an input desired frequency ratio and the first frequency comparison signal. A first digital filter receives the first error signal and forms a filtered first error signal. A second frequency comparator generates a second frequency comparison signal based on a ratio of a frequency of the output clock signal to a frequency of the second input clock signal, and a second subtractor forms a second error signal representing a difference between the filtered first error signal and the second frequency comparison signal. A second digital filter receives the second error signal and forms a filtered second error signal. A numerically controlled oscillator receives the filtered second error signal and generates an output clock signal. As a result, the output clock signal has the jitter characteristics of the first input clock signal over a useful range of jitter frequencies and the frequency accuracy of the second input clock signal.

Abstract translation: 时钟发生器接收第一输入时钟信号和第二输入时钟信号。 第一频率比较器基于输出时钟信号的频率与第一输入时钟信号的频率的比率来生成第一频率比较信号，并且第一减法器形成第一误差信号，该第一误差信号表示输入期望频率比 和第一频率比较信号。 第一数字滤波器接收第一误差信号并形成滤波的第一误差信号。 第二频率比较器基于输出时钟信号的频率与第二输入时钟信号的频率的比率来生成第二频率比较信号，并且第二减法器形成第二误差信号，该第二误差信号表示经滤波的第一误差信号 和第二频率比较信号。 第二数字滤波器接收第二误差信号并形成滤波的第二误差信号。 数字控制振荡器接收滤波的第二误差信号并产生输出时钟信号。 结果，输出时钟信号在有用的抖动频率范围和第二输入时钟信号的频率精确度上具有第一输入时钟信号的抖动特性。

公开(公告)号：WO2012164272A3

公开(公告)日：2013-01-24

申请号：PCT/GB2012051193

申请日：2012-05-25

Applicant: WOLFSON MICROELECTRONICS PLC ,  MACKAY GRAEME ,  WIGNER JONATHAN ,  MCLEOD GORDON

Inventor： MACKAY GRAEME ,  WIGNER JONATHAN ,  MCLEOD GORDON

IPC: H04M1/60

CPC classification number: H04M1/6025 ,  H04H60/04 ,  H04M1/72558

Abstract: An integrated circuit is used for digital signal routing. The integrated circuit has analog and digital inputs and outputs, including digital interfaces for connection to other integrated circuits. Inputs, including the digital interfaces, act as data sources. Outputs, including the digital interfaces, act as data destinations. The integrated circuit also includes signal processing blocks, which can act as data sources and data destinations. Signal routing is achieved by means of a multiply-accumulate block, which takes data from one or more data source and, after any required scaling, generates output data for a data destination. Data from a data source is buffered for an entire period of a data sample clock so that the multiply-accumulate block can retrieve the data at any point in the period, and output data of the multiply-accumulate block is buffered for an entire period of the data sample clock so that the data destination can retrieve the data at any point in the period. Multiple signal paths can be defined by configuration data supplied to the device, either by a user, or by software. The multiply-accumulate block operates on a time division multiplexed basis, so that multiple signal paths can be processed within one period of the sample clock. Each signal path has a respective sample clock rate, and paths with different sample clock rates can be routed through the multiply-accumulate block on a time division multiplexed basis independently of each other. Thus, speech signals at 8kHz or 16kHz can be processed concurrently with audio data at 44.1kHz or 48kHz.

Abstract translation: 集成电路用于数字信号路由。 集成电路具有模拟和数字输入和输出，包括用于连接到其他集成电路的数字接口。 输入，包括数字接口，作为数据源。 输出，包括数字接口，充当数据目的地。 该集成电路还包括可用作数据源和数据目的地的信号处理块。 信号路由通过乘法累加块实现，该乘法块从一个或多个数据源获取数据，并且在任何所需的缩放之后生成数据目的地的输出数据。 来自数据源的数据在数据采样时钟的整个周期中被缓冲，使得乘法累加块可以在该周期中的任何点检索数据，并且乘法累加块的输出数据被缓冲在整个周期 数据采样时钟，使得数据目的地可以在该周期的任何时间点检索数据。 多个信号路径可以由用户或软件提供给设备的配置数据来定义。 乘法累加块以时分复用为基础进行操作，从而可以在采样时钟的一个周期内处理多个信号路径。 每个信号路径具有各自的采样时钟速率，并且具有不同采样时钟速率的路径可以彼此独立地以时分复用为基础通过乘法累加块路由。 因此，可以以44.1kHz或48kHz的音频数据同时处理8kHz或16kHz的语音信号。

公开(公告)号：WO2012085599A1

公开(公告)日：2012-06-28

申请号：PCT/GB2011/052581

申请日：2011-12-23

Applicant: WOLFSON MICROELECTRONICS PLC ,  LESSO, John Paul ,  PENNOCK, John Laurence ,  FRITH, Peter John

Inventor： LESSO, John Paul ,  PENNOCK, John Laurence ,  FRITH, Peter John

IPC: H02M3/07

CPC classification number: H02M3/07 ,  H02M2003/071 ,  H02M2003/072 ,  H03G3/30

Abstract: A bipolar output charge pump circuit (100) is provided having a network of switching paths (110) for selectively connecting an input node (VV) and a reference node (VG) for connection to an input voltage, a first pair of output nodes (VP, VN), two pairs of flying capacitor nodes (CF1A, CF1B; CF2A, CF2B), and a controller for controlling the switching of the network of switching paths. The controller is operable to control the network of switching paths when in use with two flying capacitors (CF1, CF2) connected to the two pairs of flying capacitor nodes, to provide a first mode and a second mode when in use with two flying capacitors connected to the flying capacitor nodes, wherein at least the first mode corresponds to a bipolar output voltage of +/-3VV, +/-VV/5 or +/-VV/6.

Abstract translation: 提供了具有用于选择性地连接输入节点（VV）和用于连接到输入电压的参考节点（VG）的开关路径网络（110）的双极性输出电荷泵电路（100），第一对输出节点 VP，VN），两对飞电容器节点（CF1A，CF1B; CF2A，CF2B）和用于控制开关路径网络切换的控制器。 当与两对飞跨电容器节点连接的两个浮动电容器（CF1，CF2）使用时，该控制器可操作以控制开关路径网络，以在连接两个飞行电容器时提供第一模式和第二模式 其中至少第一模式对应于+/- 3VV，+/- VV / 5或+/- VV / 6的双极性输出电压。

公开(公告)号：WO2010092399A3

公开(公告)日：2011-05-05

申请号：PCT/GB2010050233

申请日：2010-02-12

Applicant: WOLFSON MICROELECTRONICS PLC ,  TRAYNOR ANTHONY ,  RANKIN NEIL SINCLAIR ,  JENKINS COLIN ROBERTS ,  HOEKSTRA TSJERK ,  LAMING RICHARD

Inventor： TRAYNOR ANTHONY ,  RANKIN NEIL SINCLAIR ,  JENKINS COLIN ROBERTS ,  HOEKSTRA TSJERK ,  LAMING RICHARD

IPC: B81C1/00

CPC classification number: B81C1/00246 ,  B81B2201/0257 ,  H04R1/04 ,  H04R19/005 ,  H04R31/006

Abstract: The invention relates to the integration of MEMS transducers with electronic circuitry on the same substrate. A method of fabricating and integrated MEMS transducer and circuitry is disclosed which is fully compatible with standard CMOS processing and requires no post processing. The transducer is formed by forming at least one membrane layer, a plurality of back-plate layer sand at least one sacrificial structure such that removal of the sacrificial structure leaves the membrane free to move relative to the fixed back-plate. The method also forms circuit layers on the substrate to form the circuit components and involves sharing layers of material such that at least some of the layers which form the back-plate of the transducer also forms one of the circuit layer sand such layer include at least one metal layer and at least one dielectric layer. The method thus reduces the number of processing steps required compared with sequential fabrication of the circuitry and the transducer. Integrated transducer and electronics devices are also taught.

Abstract translation: 本发明涉及MEMS换能器与同一基板上的电子电路的集成。 公开了一种制造和集成MEMS换能器和电路的方法，其与标准CMOS处理完全兼容，并且不需要后处理。 换能器通过形成至少一个膜层，多个背板层砂形成至少一个牺牲结构而形成，使得去除牺牲结构离开膜相对于固定背板自由移动。 该方法还在衬底上形成电路层以形成电路部件并涉及共享材料层，使得形成换能器的背板的至少一些层也形成电路层砂之一，至少包括 一个金属层和至少一个电介质层。 该方法因此减少了与电路和换能器的顺序制造相比所需的处理步骤的数量。 还教授了集成的传感器和电子设备。

公开(公告)号：WO2011010151A2

公开(公告)日：2011-01-27

申请号：PCT/GB2010051199

申请日：2010-07-21

Applicant: WOLFSON MICROELECTRONICS PLC ,  MCCLOY-STEVENS MARK ,  NOTMAN ANDREW

Inventor： MCCLOY-STEVENS MARK ,  NOTMAN ANDREW

IPC: H02M3/158 ,  H02M1/00 ,  H02M1/38

CPC classification number: H02M3/1588 ,  H02M1/38 ,  H02M2001/0009 ,  H02M2001/0032 ,  Y02B70/1466

Abstract: A regulator circuit (400) comprises an input for receiving an input voltage; an output stage, configured to switch between said input voltage and a reference voltage to generate an output voltage, in dependence on a modulated signal; a controller (600), configured to receive an error signal (VERROR) on a control input and to provide said modulated signal to said output stage;an error amplifier (411), for providing said error signal to said controller (600) in dependence on said output voltage; and presetting circuitry (418), configured to estimate said error signal in dependence on at least said input voltage, and for presetting said control input with said estimated error signal.

Abstract translation: 调节器电路（400）包括用于接收输入电压的输入端; 输出级，被配置为根据调制信号在所述输入电压和参考电压之间进行切换以生成输出电压; 控制器（600），其被配置为在控制输入上接收误差信号（VERROR）并且将所述经调制的信号提供给所述输出级;误差放大器（411），用于依赖性地向所述控制器（600）提供所述误差信号 在所述输出电压上; 以及预置电路（418），被配置为至少根据所述输入电压估计所述误差信号，并用于将所述控制输入与所述估计误差信号一起预置。

公开(公告)号：WO2009037456A3

公开(公告)日：2010-04-01

申请号：PCT/GB2008003162

申请日：2008-09-18

Applicant: WOLFSON MICROELECTRONICS PLC ,  LAMING RICHARD IAN ,  JENKINS COLIN ROBERT ,  TRAYNOR ANTHONY BERNARD

Inventor： LAMING RICHARD IAN ,  JENKINS COLIN ROBERT ,  TRAYNOR ANTHONY BERNARD

IPC: B81B3/00 ,  B81C1/00

CPC classification number: B81B3/0072 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81B2203/019 ,  B81C1/00103 ,  B81C2201/0108 ,  B81C2201/0157 ,  H04R19/005 ,  H04R19/04

Abstract: A MEMS device comprises a membrane layer and a back-plate layer formed over the membrane layer. The membrane layer comprises an outer portion and an inner portion raised relative to the outer portion and a sidewall for connecting the inner portion and the outer portion. The sidewall is non-orthogonal to the outer portion.

Abstract translation: MEMS器件包括膜层和形成在膜层上的背板层。 膜层包括外部部分和相对于外部部分凸起的内部部分和用于连接内部部分和外部部分的侧壁。 侧壁与外部部分不正交。

公开(公告)号：WO2009136198A2

公开(公告)日：2009-11-12

申请号：PCT/GB2009/050476

申请日：2009-05-07

Applicant: WOLFSON MICROELECTRONICS PLC ,  STEELE, Colin Findlay ,  STOJANOVIC, Goran ,  LESSO, John Paul

Inventor： STEELE, Colin Findlay ,  STOJANOVIC, Goran ,  LESSO, John Paul

CPC classification number: G01D5/24 ,  G01D3/032 ,  H04R3/00 ,  H04R19/005 ,  H04R19/04

Abstract: A capacitive transducer circuit comprises a capacitive transducer having first and second electrodes. The first and second electrodes are biased by respective first and second bias voltages. An amplifier is connected to receive a first analogue signal on an input terminal, the first analogue signal being generated by the capacitive transducer, and to generate a second analogue signal on an output terminal. A digital feedback circuit is connected between the output terminal of the amplifier and the input terminal of the amplifier. The digital feedback circuit is configured to provide one of said first or second bias voltages. The output of a voltage source which provides the other bias voltage for the capacitive transducer may be filtered by a low pass filter. The low pass filter may comprise a switched capacitor filter circuit.

Abstract translation: 电容式换能器电路包括具有第一和第二电极的电容换能器。 第一和第二电极被相应的第一和第二偏置电压偏置。 放大器被连接以在输入端子上接收第一模拟信号，第一模拟信号由电容换能器产生，并在输出端产生第二模拟信号。 数字反馈电路连接在放大器的输出端和放大器的输入端之间。 数字反馈电路被配置为提供所述第一或第二偏置电压之一。 提供电容换能器的另一个偏置电压的电压源的输出可以被低通滤波器滤波。 低通滤波器可以包括开关电容滤波器电路。