Abstract:
디램 등과 같은 휘발성 반도체 메모리 장치의 수율 보장을 위해 개선된 배드 페이지 관리 기술이 개시된다. 디램의 내부에는 배드 페이지 리스트만이 존재한다. 메모리 콘트롤러 내에서 페이지 리맵퍼는 레이턴시 오버헤드 히든 기능을 위해 상기 스케줄링부의 노말 동작과는 병렬적으로 페이지 리맵핑 동작을 수행한다. 디램의 칩 사이즈 오버헤드가 리덕션 또는 최소화되고, 디램 콘트롤러는 레이턴시 오버헤드 히든 기능을 가지고서 디램을 제어한다.
Abstract:
본 발명에 의한 우선 순위를 결정하는 방법은, DMA 요청 신호를 전송하는 DMA 요청 블록들 각각에 대하여, DMA 요청 블록들이 전송하고자 하는 데이터 전송량에 및 DMA 요청신호의 도착 순서에 기초하여 우선순위를 부여하고, 우선 순위를 부여하는 과정에서 우선 순위가 변경된 DMA 요청 블록들 각각에 대한 변경 횟수를 계수하며, 신규 DMA 요청 블록으로부터 DMA 요청 신호가 전송되면, 우선 순위가 변경된 DMA 요청 블록들 각각에 대하여, 상기 계수된 변경 횟수와 소정의 임계 횟수를 비교하고, 상기 비교 결과에 따라, 데이터 전송량 및 DMA 요청 신호의 도착 순서에 기초하여 DMA 요청 블록들과 상기 신규 DMA 요청 블록의 우선 순위를 결정함으로써, DMA 요청 블록의 대기 시간을 줄일 수 있는 효과를 가진다.
Abstract:
A tile binning method using a half-plane edge function and a system therefor are provided to prevent an unnecessary rendering task from being performed in a part where it is unnecessary to perform rendering for a triangle by accurately discriminating a tile including all or a part of the triangle. A tile dividing unit(810) divides a picture for performing rendering for a triangle into a plurality of tiles. A discrimination value determining unit(830) determines discrimination values of tile nodes of the respective tiles. A tile discriminating unit(840) discriminates tiles including all or a part of the triangle among the tiles on the basis of the discrimination values of the tile nodes of the respective tiles.
Abstract:
본 발명은 열을 다량 발생하는 반도체 제조장치를 효율적으로 냉각시키기 위한 냉각수흐름여부를 감지하는 회전유속감지기가 취부된 반도체 제조장치의 냉각수흐름 제어시스템에 관한 것이다. 본 발명에 따른 반도체 제조장치의 냉각수흐름 제어시스템은, 다이어프램밸브(2), 퀵커넥터(3), 냉각자켓(4) 및 퀵커넥터(3)의 순으로 연결하는 수관(1)을 갖는 반도체 제조장치의 냉각수흐름 제어시스템에 있어서, 상기 수관(1)에 볼밸브(5)와 회전유속감지기(6)를 취부시켜서 이루어진다. 따라서, 볼밸브(5)에 의하여 수관(1)을 따라 흐르는 냉각수의 흐름을 정확하게 단속함은 물론 수관(1) 내에서의 냉각수의 흐름여부를 회전유속감지기(6)에 의하여 감지토록 함으로써 냉각수의 부족 등으로 인한 문제점들을 완전히 해결하는 효과가 있다.
Abstract:
A memory system includes a memory module and a memory controller. The memory module replaces a bad page in which a failure has occurred with a normal page, and generates density information based on the number of bad pages. The memory controller continuously maps physical addresses onto the DRAM addresses of the memory module based on the density information received from the memory module.