손상방지용 절연막을 이용한 반도체 소자의 제조방법
    21.
    发明公开
    손상방지용 절연막을 이용한 반도체 소자의 제조방법 无效
    使用绝缘层制造半导体器件以防止损坏的方法

    公开(公告)号:KR1020010111745A

    公开(公告)日:2001-12-20

    申请号:KR1020000032393

    申请日:2000-06-13

    Abstract: 커패시터 영역과 코아영역의 단차문제를 완화하면서, 커패시터 영역의 가장자리에 형성된 커패시터가 식각이나 화학기계적 연마공정으로 인해 손상받는 것을 억제할 수 있는 손상방지용 절연막을 이용한 반도체 소자의 제조방법에 관해 개시한다. 이를 위해 본 발명은, 커패시터영역과 코아영역에 단차가 형성된 반도체 기판을 준비하는 단계와, 상기 반도체기판 위에 층간절연막을 형성하는 단계와, 상기 층간절연막 위에 손상방지용 절연막을 형성하는 단계와, 상기 커패시터 영역의 층간절연막이 노출되도록 상기 손상방지용 절연막을 화학기계적 연마로 평탄화하는 단계와, 상기 코아영역의 손상방지용 절연막이 제거될 때까지 습식식각을 진행하는 단계를 구비하는 것을 특징으로 하는 커패시터 영역의 손상을 방지하기 위한 반도체 소자의 제조방법을 제공한다.

    세리아 슬러리를 사용하는 반도체 소자의 평탄화 방법
    22.
    发明公开
    세리아 슬러리를 사용하는 반도체 소자의 평탄화 방법 失效
    使用基于CERIA的浆料平面化半导体器件的方法

    公开(公告)号:KR1020010091086A

    公开(公告)日:2001-10-23

    申请号:KR1020000012428

    申请日:2000-03-13

    CPC classification number: H01L21/31053

    Abstract: PURPOSE: A planarizing method of semiconductor devices is provided to improve a planarization by using single-step CMP(Chemical Mechanical Polishing) using a ceria-based slurry. CONSTITUTION: A nitride pattern(112) is formed on a semiconductor substrate(110). An oxide layer(122) is formed on the entire surface of the semiconductor substrate(110) having the nitride pattern. A sacrificial insulating layer(130) having an upper surface(130a) is formed on the oxide layer(122). The sacrificial insulating layer(130) and the oxide layer(122) are polished by CMP using a ceria-based slurry and using the nitride pattern(112) as a stopper.

    Abstract translation: 目的:提供半导体器件的平面化方法,通过使用使用二氧化铈基浆料的单步CMP(化学机械抛光)来改善平面化。 构成:在半导体衬底(110)上形成氮化物图案(112)。 在具有氮化物图案的半导体衬底(110)的整个表面上形成氧化物层(122)。 在氧化物层(122)上形成具有上表面(130a)的牺牲绝缘层(130)。 牺牲绝缘层(130)和氧化物层(122)通过CMP使用二氧化铈基浆料并使用氮化物图案(112)作为塞子来抛光。

    고선택성의 연마를 위한 화학 기계적 연마방법
    23.
    发明公开
    고선택성의 연마를 위한 화학 기계적 연마방법 无效
    用于高选择性抛光的化学机械抛光方法

    公开(公告)号:KR1020010026741A

    公开(公告)日:2001-04-06

    申请号:KR1019990038168

    申请日:1999-09-08

    Inventor: 김정엽

    Abstract: PURPOSE: A chemical mechanical polishing(CMP) method for high selective polishing is provided to remarkably shorten the time taken for an entire CMP process while easily performing the CMP process of a high selectivity, by greatly reducing time delay in polishing an upper surface with a high selectivity polishing agent. CONSTITUTION: A chemical mechanical polishing(CMP) process is firstly performed with a non ceria-based polishing agent to polish an embossed surface on a filling oxide layer. A CMP process is secondly performed regarding the filling oxide layer from which the embossed upper surface is eliminated, with a high selectivity polishing agent to stop polishing in a polishing stop layer.

    Abstract translation: 目的:提供用于高选择性抛光的化学机械抛光(CMP)方法,以显着缩短整个CMP工艺所需的时间,同时容易地执行高选择性的CMP工艺,通过大大减少上表面抛光的时间延迟 高选择性抛光剂。 构成:首先用非二氧化铈抛光剂进行化学机械抛光(CMP)工艺以抛光填充氧化物层上的压花表面。 第二次使用高选择性抛光剂对抛光停止层进行抛光的填充氧化物层进行CMP工艺,该填充氧化物层被去除压花的上表面。

    반도체 장치 제조용 화학 기계적 연마 장치
    25.
    发明公开
    반도체 장치 제조용 화학 기계적 연마 장치 无效
    半导体器件制造的化学机械抛光装置

    公开(公告)号:KR1019990081294A

    公开(公告)日:1999-11-15

    申请号:KR1019980015143

    申请日:1998-04-28

    Inventor: 김정엽

    Abstract: 반도체 장치 제조용 화학 기계적 연마(chemical mechanical) 장치를 개시한다. 본 발명은 회전하는 패드(pad), 캐리어부(carrier part), 및 슬러리(slurry) 공급 노즐(nozzle) 등을 구비한다. 캐리어부는 패드의 표면에 반도체 기판이 접하도록 반도체 기판을 잡고, 반도체 기판이 회전하며 패드 표면에 스위프(sweep)하도록 일정하게 궤도 운동한다. 슬러리 공급 노즐은 패드의 표면에 슬러리를 공급하며 궤도 운동에 연동한다. 슬러리 공급 노즐은 캐리어부에 기계적으로 연결되어 궤도 운동에 연동하거나, 슬러리 공급 노즐이 궤도 운동에 연동하도록 구동하는 구동 수단이 더 연결된다.

    그림자 영역 추출 장치 및 그 방법
    26.
    发明授权
    그림자 영역 추출 장치 및 그 방법 失效
    用于提取阴影区域的方法和装置

    公开(公告)号:KR100229565B1

    公开(公告)日:1999-11-15

    申请号:KR1019970025147

    申请日:1997-06-17

    Inventor: 김정엽

    Abstract: 본 발명은 입력 영상으로부터 정보를 추출하여 영상의 내용을 해석하는 방법에 관한 것으로, 특히 임의 영상으로부터 칼라 불변량 특성과 밝기 정보를 이용하여 그림자 영역을 추출하고, 칼라 정보가 포함된 밝은 그림자의 경우는 연결 영역을 계산하며, 칼라 정보가 거의 포함되어 있지 않은 어두운 그림자의 경우는 연결 영역을 계산할 수 없고 단지 그림자임을 판별하는 방법을 제안하며, 이들 두가지 형태의 그림자를 각각 검출하는 방법을 제안하고, 이들 2개 모듈을 이용하여 하나의 통합적인 검출 방법을 제안하도록, 임의의 촬영된 칼라 영상을 입력받아 화소별로 영역을 분할 처리하는 입력 회로(10) ; 상기 입력 회로(10)로부터 입력된 정보를 기지로 가정하여 각 영역의 속성을 중심으로 그림자 영역을 판별하는 그림자 영역 검출회로(20) 및 ; 상기 그림자 영역 검출회로(20)로부터 판별된 그림자의 각 영역별 분류 형태(어두운 그림자, 밝은 그림자, 물체) 또는 밝은 그림자의 연결 영역을 출력하는 출력 회로(30)를 포함하여 구성한 그림자 영역 추출 장치 및 그 방법에 관한 것이다.

    화학기계적 연마장비의 연마패드 콘디션너 및 그사용방법
    27.
    发明授权
    화학기계적 연마장비의 연마패드 콘디션너 및 그사용방법 失效
    抛光垫调节器及其使用方法

    公开(公告)号:KR100224724B1

    公开(公告)日:1999-10-15

    申请号:KR1019960059185

    申请日:1996-11-28

    Abstract: 화학기계적 연마 공정에서 연마패드의 표면 상태를 콘디션닝(conditioning)할 수 있는 CMP 장비의 연마패드 콘디션너(conditioner) 및 콘디션닝 방법에 관한 것이다. 이를 위하여 본 발명은, 연마패드의 상부에 구성되고, 상기 연마패드의 반지름에 해당되는 영역을 덮을 수 있는 니켈과 강철의 합금으로 구성된 본체와, 상기 본체에서 상기 연마패드의 표면과 접촉되는 면에 부착되는 다이아몬드 입자의 밀도를 각각 달리함으로써 연마패드의 중앙부와 가장자리부에서 콘디션닝 효과를 다르게 할 수 있는 콘디션닝 수단을 구비하는 것을 특징으로 하는 CMP 장비의 연마패드 콘디션너를 제공한다. 또한 이를 이용한 콘디션닝 방법을 제공한다. 따라서, 연마패드의 표면상태를 일자형으로 유지함으로써, 웨이퍼의 중심부에서 연마율이 떨어지는 문제를 해결할 수 있는 CMP 장비의 연마패드 콘디션너 및 콘디션닝 방법을 구현할 수 있다.

    반도체소자의 평탄화방법
    28.
    发明公开

    公开(公告)号:KR1019980048378A

    公开(公告)日:1998-09-15

    申请号:KR1019960066949

    申请日:1996-12-17

    Abstract: 반도체소자의 평탄화방법을 개시하고 있다. 이는, 반도체 기판 상의 절연층위에 형성된 금속층을 상기 절연층 일부가 노출될때까지 제1 연마제로 연마하는 제1 연마단계와, 상기 제1 연마제를 희석시킨 제2 연마제를 이용하여 상기 제2 물질층을 상기 제1 물질층이 완전히 노출될때까지 연마하는 제2 연마단계를 구비한다. 본 발명에 따르면, 연마 스톱층이 노출되기 시작하는 시점에서 금속의 연마속도를 감소시킬 수 있도록 희석된 연마제를 사용하여 연마공정을 마무리한다. 따라서, 금속층과 절연층의 연마속도 차에 의해 발생되는 디슁과 침식현상이 개선된다.

    화학기계적 연마장비의 연마패드 콘디션너 및 그사용방법
    29.
    发明公开
    화학기계적 연마장비의 연마패드 콘디션너 및 그사용방법 失效
    化学机械抛光设备的研磨垫修整器及其使用方法

    公开(公告)号:KR1019980040061A

    公开(公告)日:1998-08-17

    申请号:KR1019960059185

    申请日:1996-11-28

    Abstract: 화학기계적 연마 공정에서 연마패드의 표면 상태를 콘디션닝(conditioning)할 수 있는 CMP 장비의 연마패드 콘디션너(conditioner) 및 콘디션닝 방법에 관한 것이다. 이를 위하여 본 발명은, 니켈과 강철의 합금으로 구성되고 길이가 연마패드의 반지름과 비교하여 ±1 inch의 범위를 갖는 평판과, 상기 평판의 부위에 따라 부착되는 밀도를 달리함으로써 연마패드의 중앙부와 가장자리부에서 콘디션닝 효과를 향상시킬 수 있는 다이아몬드 입자를 구비하는 것을 특징으로 하는 CMP 장비의 연마패드 콘디션너를 제공한다. 또한 이를 이용한 콘디션닝 방법을 제공한다. 따라서, 연마패드의 표면상태를 일자형으로 유지함으로써, 웨이퍼의 중심부에서 연마율이 떨어지는 문제를 해결할 수 있는 CMP 장비의 연마패드 콘디션너 및 콘디션닝 방법을 구현할 수 있다.

    얼라인키 패턴 형성 방법
    30.
    发明公开
    얼라인키 패턴 형성 방법 无效
    如何创建一个对齐的模式

    公开(公告)号:KR1019970017953A

    公开(公告)日:1997-04-30

    申请号:KR1019950032954

    申请日:1995-09-29

    Inventor: 김창규 김정엽

    Abstract: 반도체 장치의 얼라인 키(ALIGN KEY)패턴 형성 방법에 관한 것으로, 특히 CMP(Chemical Mechanical Polishing) 평탄화 공정과 단차를 이용하여 사진식각 공정의 정렬(alignment)에 잇점이 있는 얼라인 키(ALIGN KEY)패턴을 형성하는 방법에 관한 것이다.
    포토(PHOTO)공정을 진행하지 않고 CVD(chemical vapor deposition)막의 증착 특성과 CMP의 특성을 이용하여 얼라인 키 영역의 하부막에 선택적 노출 및 선택적 식각을 실시하여 얼라인 키를 형성하면 얼라인 키 영역에 단차가 형성되어 게이트 물질 증착시 쉽게 게이트 라인을 형성할 수 있다.

Patent Agency Ranking