-
-
公开(公告)号：KR100674894B1
公开(公告)日：2007-01-26
申请号：KR1020000031032
申请日：2000-06-07
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 균일도(uniformity)를 개선하고, 커패시터 하부전극의 높이를 높여 커패시턴스를 늘릴 수 있는 2단계 화학기계적 연마를 통한 하부전극층 분리방법에 관해 개시한다. 이를 위해 본 발명은, 제1 절연막이 형성된 반도체 기판에 매몰 콘택홀을 형성하고 상기 매몰 콘택홀을 채우는 플러그를 형성하는 공정과, 상기 매몰 콘택 플러그가 형성된 반도체 기판 위에 식각정지층, 제2 절연막 및 캡핑층을 순차적으로 형성하는 공정과, 상기 식각정지층, 제2 절연막 및 캡핑층을 패터닝하여 상기 매몰 콘택 플러그를 노출시키는 오목형상의 제2 절연막 패턴을 형성하는 공정과, 상기 제2 절연막 패턴이 형성된 반도체 기판 위에 하부전극층 및 충진용 제3 절연막 패턴을 형성하는 공정과, 상기 하부전극층이 노출되도록 제1 연마제를 이용하여 1차 화학기계적 연마를 진행하는 공정과, 상기 제2 절연막 표면이 노출되도록 제2 연마제를 이용하여 2차 화학기계적 연마를 진행하는 공정을 구비하는 것을 특징으로 하는 2단계 화학기계적 연마를 통한 하부전극층 분리방법을 제공한다.
-
公开(公告)号：KR1020020009972A
公开(公告)日：2002-02-02
申请号：KR1020000043680
申请日：2000-07-28
Applicant: 삼성전자주식회사
IPC: H01L21/3105
CPC classification number: H01L21/31056 , H01L21/31053 , H01L21/76819
Abstract: PURPOSE: A method for planarizing an interlayer dielectric of a semiconductor device is provided to improve polishing uniformity regarding the entire chip region in a chemical mechanical polishing(CMP) process, by forming cell open regions of different shapes or areas in every cell block or by making the cell open regions have different separation intervals from the edge of the cell blocks. CONSTITUTION: An interlayer dielectric has a high step region on cell blocks and a low step region on other region near the cell blocks. The interlayer dielectric is formed on the entire surface of a semiconductor substrate wherein the cell blocks having a plurality of unit cells and a plurality of chip regions including the other region near the cell blocks are formed. A mask pattern in which the shape and area of the cell open region exposing the high step region varies according to the cell blocks, is formed on the interlayer dielectric. The high step region is partially etched by using the mask pattern as an etch mask to improve step coverage of the high step region and the low step region. The mask pattern used as the etch mask is eliminated. A CMP process is performed regarding the interlayer dielectric in the partially-etched high and low step regions.
Abstract translation: 目的：提供一种用于平面化半导体器件的层间电介质的方法，以通过在每个电池块中形成不同形状或区域的电池开放区域或通过在每个电池块中形成不同形状或区域的电池开放区域来改善化学机械抛光（CMP）工艺中整个芯片区域的抛光均匀性 使细胞开放区域与细胞块的边缘具有不同的分离间隔。 构成：层间电介质在单元块上具有高的阶跃区域，在单元块附近的其它区域上具有低阶段区域。 层间电介质形成在半导体衬底的整个表面上，其中形成具有多个单元电池的单元块和包括靠近单元块的其它区域的多个芯片区域。 在层间电介质上形成掩模图案，其中暴露高阶区域的单元开放区域的形状和面积根据单元块而变化。 通过使用掩模图案作为蚀刻掩模来部分蚀刻高阶区域，以改善高阶区域和低阶区域的阶梯覆盖。 消除了用作蚀刻掩模的掩模图案。 对部分蚀刻的高阶和低阶区域中的层间电介质进行CMP工艺。
-
公开(公告)号：KR1020010036456A
公开(公告)日：2001-05-07
申请号：KR1019990043481
申请日：1999-10-08
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A method and an apparatus for calculating a white signal element and controlling brightness of an image are provided to increase brightness by additionally using a white color element. CONSTITUTION: A basic color element increasing quantity operating part(400) calculates a brightness increasing quantity of a basic color element which makes a predetermined color signal as each basic color elements. A white signal brightness increasing quantity operating part(410) extracts the brightness increasing quantity of a white signal element from the brightness increasing quantity of the basic color elements. A signal inputting part(420) sets the brightness increasing quantity of a white signal element as a white signal element of the predetermined color signal. Accordingly, the brightness increasing quantity of the basic color elements is calculated as each basic color elements. The brightness increasing quantity of a white signal element is extracted from the brightness increasing quantity of the basic color elements. The brightness increasing quantity of a white signal element is set as a white signal element of the predetermined color signal.
Abstract translation: 目的：提供一种用于计算白色信号元素并控制图像亮度的方法和装置，以通过另外使用白色元素来增加亮度。 构成：基本色素增加量操作部分（400）计算使预定颜色信号作为每个基本色彩元素的基本色素的亮度增加量。 白信号亮度增加量操作部（410）从基色元件的亮度增加量中提取白信号元素的亮度增加量。 信号输入部分（420）将白色信号元素的亮度增加量设置为预定颜色信号的白色信号元素。 因此，基本色素的亮度增加量被计算为每个基本色素。 从基色元件的亮度增加量中提取白色信号元素的亮度增加量。 将白色信号元素的亮度增加量设置为预定颜色信号的白色信号元素。
-
公开(公告)号：KR100278642B1
公开(公告)日：2001-01-15
申请号：KR1019980044351
申请日：1998-10-22
Applicant: 삼성전자주식회사
IPC: H04N9/64
Abstract: 칼라 영상 처리 장치 및 방법이 개시된다. 본 칼라 영상 처리장치는 입력된 제1 RGB 신호를 버퍼링하여 출력하는 제1 프레임 메모리 수단, 상기 제1 프레임 메모리 수단으로부터 출력된 제1 RGB 신호를 입력하여 다운 샘플링함으로써 제2 RGB 신호를 출력하는 영상 샘플링부, 제2 RGB 신호를 각기 다른 소정의 N 개의 조명색에 대하여 표준 색공간에 따라 미리 정의된 기준광원으로 광원변환하고, 디스플레이 수단의 소정의 M 개의 대표 색온도 정보에 따라 N × M 종류의 제3 RGB 신호로 변환하는 색변환부, 및 제3 RGB 신호를 버퍼링하여 출력하는 제2 프레임메모리 수단을 포함하여, 광원에 대한 정보가 없이도 자연스러운 칼라 영상 또는 기호색의 영상을 선택하여 제작할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020000060667A
公开(公告)日：2000-10-16
申请号：KR1019990009183
申请日：1999-03-18
Applicant: 삼성전자주식회사
IPC: H01L21/304
CPC classification number: H01L21/31053 , H01L21/318 , H01L21/3185 , Y10S438/959
Abstract: PURPOSE: A chemical mechanical polishing(CMP) method using a duplicate polishing stop layer is provided to improve a performance of a semiconductor device, by preventing a dishing phenomenon in a field region where a field oxidation layer is formed, and by reducing a variation of a thickness of the polishing stop layer in a boundary region between a field region and a pattern region. CONSTITUTION: A chemical mechanical polishing(CMP) method using a duplicate polishing stop layer comprises the steps of: sequentially multi-layering a duplicate layer of first and second polishing stop layers(204,202) on a semiconductor substrate; patterning the first and second polishing stop layer, and etching the semiconductor substrate under the second polishing stop layer to form a trench; stacking an insulating layer(206') for an isolation layer to cover the semiconductor substrate having the trench; performing a first CMP process using the first polishing stop layer of the duplicate polishing stop layer; eliminating the first polishing stop layer; and performing a second CMP process using the second polishing stop layer of the duplicate polishing stop layer.
Abstract translation: 目的：提供使用重复抛光停止层的化学机械抛光（CMP）方法，以通过防止形成场氧化层的场区域中的凹陷现象，并通过减少半导体器件的变化来改善半导体器件的性能 在场区域和图案区域之间的边界区域中的抛光停止层的厚度。 构成：使用复制抛光停止层的化学机械抛光（CMP）方法包括以下步骤：在半导体衬底上顺序地多层叠层第一和第二抛光停止层（204,202）; 图案化第一和第二抛光停止层，以及在第二抛光停止层下蚀刻半导体衬底以形成沟槽; 堆叠用于隔离层的绝缘层（206'）以覆盖具有沟槽的半导体衬底; 使用所述重复抛光停止层的所述第一抛光停止层进行第一CMP处理; 消除了第一抛光停止层; 以及使用所述复制抛光停止层的所述第二抛光停止层进行第二CMP处理。
-
公开(公告)号：KR100165353B1
公开(公告)日：1999-02-01
申请号：KR1019950049698
申请日：1995-12-14
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본 발명에서는 반도체 기판에 형성된 절연층내에 트랜치를 형성하는 단계(A); 트랜치 내부에 도전성 플러그를 형성하는 단계(B); 상기 절연층과 상기 도전성 플러그간에 단차를 형성하는 단계(C)를 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법을 제공한다. 본 발명에 의하면, 추가의 사진식각 공정 없이도 얼라인 키 패턴 영역에 단차를 형성함으로써 후속단계에서의 얼라인이 가능해진다.
-
公开(公告)号：KR1019980073079A
公开(公告)日：1998-11-05
申请号：KR1019970008190
申请日：1997-03-12
Applicant: 삼성전자주식회사
IPC: G06T11/00
Abstract: 본 발명은 물체표면의 형태에 무관하게, 동일 색의 영역을 분류하는데 이용될 수 있는 칼라정보의 추출에 관한 것으로, 일반적인 영역분류 방식에서 해결하기 어려운 물체표면의 형태 및 그림자에 의한 칼라변화를 적절히 표현할 수 있다. 칼라정보의 추출방법은 수신된 영상을 임의 국소영역의 색공간상의 분포데이타의 평균벡터를 구하고 그 평균벡터의 기준 축과의 사이각 만큼 회전시킨 결과에 따라서 영상의 랭크를 판단하여 판단결과에 따라서 칼라정보를 추출한다. 본 발명은 상기 영상의 임의 국소영역 데이타의 집합의 평균벡터를 계산하고 임의 기준 축과의 각도만큼 회전시키고 투영시킴으로써, 투영된 결과에 따라서 데이타 집합의 형태가 점인지 직선인지 또는 임의 면적 형태인지를 판별하여 점 또는 직선의 기울기의 스칼라값으로써 칼라정보를 추출한다.
-
公开(公告)号：KR1019980012002A
公开(公告)日：1998-04-30
申请号：KR1019960029886
申请日：1996-07-23
Applicant: 삼성전자주식회사
IPC: H01L21/304
-
公开(公告)号：KR100618802B1
公开(公告)日：2006-09-08
申请号：KR1020000012428
申请日：2000-03-13
Applicant: 삼성전자주식회사
IPC: H01L21/31
CPC classification number: H01L21/31053
Abstract: 연마제로서 세리아 계열의 슬러리를 사용하는 CMP 방법에 의해 반도체 소자를 평탄화하는 방법에 관하여 개시한다. 본 발명에서는 반도체 기판상에 질화막 패턴을 형성한다. 상기 질화막 패턴이 형성된 상기 반도체 기판 전면에 산화막을 형성한다. 상기 산화막 위에 국부 단차가 없는 상면을 가지는 희생 절연막을 형성한다. 상기 질화막 패턴을 스토퍼(stopper)로 하여 세리아 슬러리를 사용하는 CMP(Chemical Mechanical Polishing) 방법에 의하여 상기 절연막 및 산화막을 폴리싱한다.
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.023 seconds)
