公开(公告)号：KR1020010017820A

公开(公告)日：2001-03-05

申请号：KR1019990033520

申请日：1999-08-14

Applicant: 삼성전자주식회사

Inventor： 김영관 ,  박흥수 ,  박영욱 ,  이상인 ,  장윤희 ,  이종호 ,  최성제 ,  이승환 ,  임재순 ,  이주원

IPC: H01L27/10

CPC classification number: H01L21/28194 ,  H01L28/55 ,  H01L28/60 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: PURPOSE: A semiconductor device is provided to improve an insulating characteristic of a dielectric layer and to increase capacitance of a capacitor structure, by forming the dielectric layer by an atomic layer deposition method when a polysilicon layer is used as a storage electrode, and by forming a plate electrode with a material layer of which a work function is higher than the storage electrode. CONSTITUTION: The first electrode(31) is composed of a silicon-based material. Reaction materials are sequentially supplied to the surface of the first electrode to form a dielectric layer(37). The second electrode(39) is formed on the dielectric layer, and a work function of the second electrode is higher than the first electrode composed of the silicon-based material.

Abstract translation: 目的：提供一种半导体器件，通过在使用多晶硅层作为存储电极时通过原子层沉积法形成电介质层，并且通过形成电介质层的绝缘特性并增加电容器结构的电容， 具有功函数高于存储电极的材料层的平板电极。 构成：第一电极（31）由硅基材料构成。 依次将反应材料提供给第一电极的表面以形成电介质层（37）。 第二电极（39）形成在电介质层上，第二电极的功函数高于由硅基材料构成的第一电极。

公开(公告)号：KR100269315B1

公开(公告)日：2000-11-01

申请号：KR1019970062439

申请日：1997-11-24

Applicant: 삼성전자주식회사

Inventor： 김경훈 ,  박영욱 ,  남갑진 ,  원석준 ,  윤덕수 ,  곽선우

IPC: H01L21/26

CPC classification number: C23C16/45561 ,  C23C16/45557 ,  C23C16/481 ,  H01L21/28556 ,  H01L21/314 ,  Y10S438/907

Abstract: PURPOSE: A method for manufacturing semiconductor devices is provided to increase the throughput per unit time by reducing a temperature stabilization time of a wafer when semiconductor devices are manufactured using a sheet type equipment. CONSTITUTION: A method for manufacturing semiconductor devices stabilizes a wafer loaded to a chamber and performs a given process for the stabilized wafer. In order to increase the throughput of wafers per unit time by reducing the time consumed in the process stabilization step, the chamber pressure in the process stabilization step is maintained to be higher that in the process implementation step for a given hour.

Abstract translation: 目的：提供一种制造半导体器件的方法，以通过在使用片式设备制造半导体器件时降低晶片的温度稳定时间来增加每单位时间的吞吐量。 构成：制造半导体器件的方法使加载到腔室中的晶片稳定，并为稳定的晶片执行给定的工艺。 为了通过减少在过程稳定步骤中消耗的时间来增加每单位时间的晶片的生产量，过程稳定步骤中的腔室压力被保持为高于给定时间的过程实施步骤。

公开(公告)号：KR100267594B1

公开(公告)日：2000-10-16

申请号：KR1019930020884

申请日：1993-10-08

Applicant: 삼성전자주식회사

Inventor： 박선후 ,  박영욱

IPC: H01L21/28

Abstract: PURPOSE: A method for forming a metal interconnection line of a semiconductor device is provided to reduce a chip size by removing a misalign margin, and to improve the reliability and the yield of the device by preventing a conductive region or an interconnection line on a lower part from being revealed or etched. CONSTITUTION: Metal interconnection lines(51) are buried in the first openings(45) and formed long. Also, the metal interconnection lines are contacted with junction parts(33) through the second openings(47) and thus are connected with other junction parts or other interconnection lines electrically. Both ends of the second openings in a width direction meet the first openings, and both ends in a length direction are narrower than the junction parts and thus are included in the first openings.

Abstract translation: 目的：提供一种用于形成半导体器件的金属互连线的方法，通过去除不对准余量来减小芯片尺寸，并且通过防止导电区域或互连线在较低的位置来提高器件的可靠性和产量 部分被揭露或蚀刻。 构成：金属互连线（51）被埋在第一开口（45）中并形成很长时间。 此外，金属互连线通过第二开口（47）与接合部分（33）接触，并且因此与其他接合部分或其它互连线电连接。 第二开口的宽度方向的两端与第一开口一致，长度方向的两端比接合部窄，因此包含在第一开口内。

公开(公告)号：KR100258979B1

公开(公告)日：2000-06-15

申请号：KR1019970038931

申请日：1997-08-14

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  남갑진 ,  박영욱

IPC: H01L29/12

CPC classification number: H01L28/55 ,  H01L21/3105 ,  H01L21/31691

Abstract: PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to reduce the trap density between an electrode of the capacitor and a dielectric layer by heat-treating the dielectric layer in a hydrogen atmosphere. CONSTITUTION: A lower electrode is formed on a semiconductor substrate(10). A dielectric layer is formed on the lower electrode(12). Then, the dielectric layer is heat-treated in a hydrogen atmosphere(14). After that, an upper electrode is formed on the dielectric layer(18). When the dielectric layer is heat-treated in the hydrogen atmosphere, H2 gas or H2 plasma is supplied. The heat treatment process is carried out in the temperature of 300 to 600°C for 5 to 60 minutes. The lower electrode is comprised of any one selected from the group consisting of polysilicon, metal, metal silicide and metal nitride.

Abstract translation: 目的：提供一种用于制造半导体器件的电容器的方法，以通过在氢气氛中对介电层进行热处理来减小电容器的电极和电介质层之间的陷阱密度。 构成：在半导体衬底（10）上形成下电极。 在下电极（12）上形成电介质层。 然后，在氢气氛中对介电层进行热处理（14）。 之后，在电介质层（18）上形成上电极。 当在氢气氛中对介电层进行热处理时，供给H 2气体或H 2等离子体。 热处理工序在300〜600℃的温度下进行5〜60分钟。 下电极由选自多晶硅，金属，金属硅化物和金属氮化物的任意一种组成。

公开(公告)号：KR100255658B1

公开(公告)日：2000-05-01

申请号：KR1019950025715

申请日：1995-08-21

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  심세진 ,  유차영 ,  박영욱

IPC: H01L21/108

Abstract: PURPOSE: A manufacturing method of storage electrode with HSG(Hemi-Spherical Grain) silicon layer is provided to increase cell capacitance by enlarging HSG silicon layer size, and to reduce damage of storage electrode. CONSTITUTION: A flattening layer(12) is made on a semiconductor substrate(10) after forming a transistor. Etching the flattening layer(12), a contact hole is built. A conductive layer(14), and a buffer layer is molded by depositing and patterning a conductive material and an insulating material in the contact hole. A spacer(18) is formed on both sidewalls of the buffer layer and the conductive layer(14). Using SiH4 gas and Si2H6 gas in CVP(Chemical Vapor Deposition) equipment, an HSG(Hemi-Spherical Grain) silicon layer(20) is formed on the whole structure. Through etch back process, the HSG silicon layer(20) is removed only between the storage electrodes, and the buffer layer is removed by wet-etching method.

Abstract translation: 目的：提供具有HSG（半球形晶粒）硅层的存储电极的制造方法，通过扩大HSG硅层尺寸来增加电池电容，并减少存储电极的损坏。 构成：在形成晶体管之后，在半导体衬底（10）上形成平坦化层（12）。 对平坦化层（12）进行蚀刻，构建接触孔。 通过在接触孔中沉积和图案化导电材料和绝缘材料来模制导电层（14）和缓冲层。 在缓冲层的两个侧壁和导电层（14）上形成间隔物（18）。 在CVP（化学气相沉积）设备中使用SiH4气体和Si2H6气体，在整个结构上形成HSG（半球形晶粒）硅层（20）。 通过回蚀工艺，仅在存储电极之间移除HSG硅层（20），并且通过湿蚀刻方法去除缓冲层。

公开(公告)号：KR1020000011170A

公开(公告)日：2000-02-25

申请号：KR1019990003960

申请日：1999-02-05

Applicant: 삼성전자주식회사

Inventor： 이주원 ,  박영욱

IPC: H01L29/92

CPC classification number: H01L28/84 ,  H01L28/90

Abstract: PURPOSE: A capacitor of a semiconductor device is provided to increase the effective surface area, and to improve the Cmin/Cmax value. CONSTITUTION: The capacitor of the semiconductor device comprises: an insulation film(3) having a contact hole formed on a semiconductor substrate(1); a burying conductive layer(7) contacted with the semiconductor substrate(1) by forming on the contact hole; a conductive material film(13) contacted on the burying conductive layer(7), used for a lower electrode of the capacitor, and formed in a cylindrical type; the conductive material film(13) formed by the AL film, the metal film of high melting point such as Ti, W, Co, the metal film formed one of or the mixture of the white metal such as Pt, Ru, Ir, or the silicide film of metals. As the result, the capacitor lower electrode of the semiconductor device increases the valid surface area by forming in a double-film of the conductive material film(13) and a silicon film(15).

Abstract translation: 目的：提供半导体器件的电容器以增加有效表面积，并提高Cmin / Cmax值。 构成：半导体器件的电容器包括：具有形成在半导体衬底（1）上的接触孔的绝缘膜（3）; 通过在接触孔上形成与半导体衬底（1）接触的埋入导电层（7）; 导电材料膜（13），其与所述埋入导电层（7）接触，用于所述电容器的下部电极，并形成为圆柱形; 由AL膜形成的导电材料膜（13），Ti，W，Co等高熔点金属膜，形成Pt，Ru，Ir等白色金属之一或其混合物的金属膜， 金属硅化物膜。 结果，半导体器件的电容器下电极通过在导电材料膜（13）和硅膜（15）的双膜中形成而增加了有效的表面积。

公开(公告)号：KR1019990085684A

公开(公告)日：1999-12-15

申请号：KR1019980018239

申请日：1998-05-20

Applicant: 삼성전자주식회사

Inventor： 형용우 ,  박영욱

IPC: H01L21/28

Abstract: 커패시터의 하부전극을 형성하는 과정에서 매몰 콘택 상부의 결정화를 억제하고, 공정 처리 시간(throughput time)을 단축할 수 있는 커패시터 하부 전극 형성방법에 관해 개시한다. 이를 위해 본 발명은 절연막에 콘택홀이 형성된 반도체 기판에 불순물이 포함되지 않은 제1 실리콘층을 형성하고, 제1 실리콘층 위에 불순물이 포함된 제2 실리콘층을 형성한 후, 제1 및 제2 실리콘층을 패터닝하여 커패시터 하부전극을 형성하는 공정을 구비하는 커패시터 하부전극 형성방법을 제공한다. 여기서, 제1 실리콘층으로 불순물이 포함된 실리콘층을 사용하고, 제2 실리콘층으로 불순물이 포함되지 않은 실리콘층을 사용할 수 있다.

公开(公告)号：KR1019990057707A

公开(公告)日：1999-07-15

申请号：KR1019970077777

申请日：1997-12-30

Applicant: 삼성전자주식회사

Inventor： 이승환 ,  이상협 ,  김영선 ,  박영욱

IPC: H01L27/108

Abstract: 셀 정전용량과 저항값을 충분히 확보할 수 있는 구조의 캐패시터 및 그 제조방법이 개시되어 있다. 이 캐패시터는, 반도체기판 상에 형성되며 요철형의 표면을 갖는 하부전극과, 그 하부전극의 표면상에 형성된 유전체막, 및 유전체막 상에 형성되며 불순물의 농도가 서로 다른 적어도 2층 이상의 도전막으로 이루어진 상부전극을 구비하며, 반도체 메모리장치의 제조방법은, 반도체기판 상에 요철형 표면을 갖는 캐패시터의 하부전극을 형성하는 단계와, 하부전극의 표면상에 유전체막을 형성하는 단계, 및 유전체막 상에, 불순물의 농도가 서로 다른 적어도 2층 이상의 도전막으로 이루어진 상부전극을 형성하는 단계를 포함하여 이루어진다.

公开(公告)号：KR100207501B1

公开(公告)日：1999-07-15

申请号：KR1019960039861

申请日：1996-09-13

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  박영욱 ,  남승희

IPC: H01L27/108

Abstract: 반도체 메모리 장치의 요철형 실리콘 커패시터 전극 제조 방법에 대하여 개시하고 있다. 본 발명은, 반도체 기판상에 콘택홀을 갖는 제 1 절연막을 형성하는 단계와, 불순물이 도핑된 비정질의 폴리실리콘으로 구성된 도전막을 증착하여 패턴닝함으로써 하부전극 패턴을 형성하는 단계와, 패턴닝된 하부전극의 표면에 희생산화막을 형성하여 표면 오염을 방지하는 단계와, 식각 공정에 의해 상기 산화막을 제거하는 단계와, 상기 하부전극의 표면에 HSG-Si 핵을 형성하고 열처리 공정을 진행하여 요철형의 굴곡이 갖는 HSG(Hemi Spherical Grain) 실리콘층으로 성장시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 커패시터의 제조 방법을 제공한다. 본 발명에 의하면, 커패시터의 하부전극을 형성하는 공정에서 문제가 되는 하부전극 표면의 오염 문제를 해결하여 안정된 특성을 갖는 HSG를 제조할 수 있다.

公开(公告)号：KR1019990041785A

公开(公告)日：1999-06-15

申请号：KR1019970062439

申请日：1997-11-24

Applicant: 삼성전자주식회사

Inventor： 김경훈 ,  박영욱 ,  남갑진 ,  원석준 ,  윤덕수 ,  곽선우

IPC: H01L21/26

Abstract: 램프가열 방식의 매엽식 장비를 이용하는 반도체장치의 제조방법에 대해 개시되어 있다. 이 방법은, 웨이퍼를 챔버내로 로딩하는 단계와, 챔버의 압력과 웨이퍼의 온도를 공정압력 및 공정온도보다 높게 상승시키는 단계와, 챔버의 압력 및 웨이퍼의 온도를 공정압력 및 공정온도로 하강시키는 단계와, 웨이퍼를 이용하여 소정의 공정을 진행하는 단계, 및 챔버의 진공을 해제하고 챔버 및 가스 주입관에 잔류하는 가스를 정화시키는 단계를 구비하여 이루어진다.