Abstract:
A nonvolatile memory device including one switching device and one resistor is provided to reduce fabrication cost of the product by enabling mass production using the conventional DRAM process, and to prevent memory characteristics of the resistor from being influenced by integration density. A nonvolatile memory device includes a substrate and a transistor formed on the substrate. A data storage part is connected to a drain of the transistor. The data storage part includes a data storage material layer which has different resistance characteristics on different voltage regions, especially first resistance indicating a first data state when a write voltage is applied and second resistance different from the first resistance and indicating a second data state when a write voltage is applied. The first and the second data state are read by applying a read voltage which does not change a data state of the data storage material layer.
Abstract:
한 개의 트랜지스터와 데이터 저장 수단으로써 한 개의 저항체를 구비하는 메모리 소자 및 그 구동 방법에 관해 개시되어 있다. 여기서, 본 발명은 반도체 기판에 형성된 NPN형 트랜지스터, 상기 트랜지스터의 소오스 영역과 도전성 플러그를 통해 연결되어 비트 데이터 "0" 또는 "1"이 기록되는 저항체 및 상기 저항체와 접촉된 도전성 플레이트를 구비하는 것을 특징으로 하는 메모리 소자 및 그 구동 방법을 제공한다. 개시된 본 발명을 이용하면, 메모리 셀의 구조가 단순하기 때문에 메모리 소자의 집적도를 높일 수 있고, 제조 공정을 단순화 할 수 있으며, 리프레쉬 주기(refresh period)를 길게 하여 메모리 소자의 전력 소모를 줄일 수 있다.
Abstract:
A nonvolatile memory device having two or more resistors and methods of forming and using the same. A nonvolatile memory device having two resistance layers, and more particularly, to a nonvolatile memory device formed and operated using a resistance layer having memory switching characteristics and a resistance layer having threshold switching characteristics. The nonvolatile semiconductor memory device may include a lower electrode; a first resistance layer having at least two resistance characteristics formed on the lower electrode, a second resistance layer having threshold switching characteristics formed on the first resistance layer, and an upper electrode formed on the second resistance layer.
Abstract:
비휘발성 메모리 소자 및 그 제조방법이 개시된다. 본 발명에 따르면, 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판, 상기 채널영역 위에 형성된 터널링 산화막, 상기 터널링 산화막 위에 전이금속 산화물로 형성된 플로우팅 게이트, 상기 플로우팅 게이트 위에 형성된 블로킹 산화막 및 상기 블로킹 산화막 위에 형성된 게이트전극을 포함하는 비휘발성 메모리 소자 및 그 제조방법이 제공된다.
Abstract:
본 발명은 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법에 관한 것이다. 비휘발성 반도체 메모리 소자에 있어서, 스위칭 구조체; 및 상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체;를 포함하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법을 제공한다.
Abstract:
A memory device using a multi-layer with a graded resistance change is provided. The memory device includes: a lower electrode; a data storage layer being located on the lower electrode and having the graded resistance change; and an upper electrode being located on the data storage layer.
Abstract:
PURPOSE: A non-volatile memory device including one switching device and one resistor and a method for manufacturing the same are provided to increase the yields of the products by utilizing the easily fabricated transition metal oxide as a resistor. CONSTITUTION: A non-volatile memory device including one switching device and one resistor includes a substrate, a transistor(Tr) and a data storage unit. The transistor is formed on the substrate. The data storage unit is connected to the drain(44) of the transistor. And, the data storage unit is provided with another data storage material layer having a resistance characteristics different from that of a predetermined voltage range.
Abstract:
PURPOSE: A method for fabricating a memory with a nano dot is provided to form a uniform distribution of high density nano dots for storing charges by performing a self-aligned process, and to obtain a high capacity memory of a high writing density capable of being written, recovered and erased by using the same principle of writing, recovering and erasing as a conventional memory. CONSTITUTION: The first insulation layer(102), a charge storage layer(103), a sacrificial layer and a metal layer are sequentially formed on a substrate(101) having a source/drain electrode. The metal layer is anodized to form a plurality of holes, and the sacrificial layer is oxidized. The oxidized metal layer is removed. The sacrificial layer and the charge storage layer are etched by using the oxidized sacrificial layer as a mask so that the charge storage layer is patterned to be a nano dot. The oxidized sacrificial layer is removed. The second insulation layer(109) and a gate electrode(111) are deposited on the patterned charge storage layer. The first insulation layer, the charge storage layer, the second insulation layer and the gate electrode are patterned to be a predetermined type.