-
公开(公告)号：KR100630683B1
公开(公告)日：2006-10-02
申请号：KR1020040039977
申请日：2004-06-02
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/10888 , H01L27/0207 , H01L27/10814
Abstract: 본 발명의 6F
2 레이아웃을 갖는 디램 소자는, 제1 방향으로 길게 배치되는 워드라인들과 교차되도록 제2 방향으로 길게 배치되는 비트라인들을 갖는데, 아이솔레이션영역에 의해 한정되는 액티브영역 위로 워드라인들 중 하나의 워드라인만 지나가도록 배치되어 하나의 액티브영역에 하나의 단위셀이 구성된다. 또한 액티브영역은, 제1 방향으로 위쪽의 제1 비트라인과 제1 방향으로 아래쪽의 제2 비트라인 사이에서, 제2 방향과 나란하면서 제1 비트라인과 인접하는 제1 라인상에 배치되는 제1 액티브영역들, 및 제2 방향과 나란하면서 제2 비트라인과 인접하는 제2 라인상에 배치되는 제2 액티브영역들을 구비한다.-
-
23.发明公开
公开(公告)号：KR1020050018282A
公开(公告)日：2005-02-23
申请号：KR1020030056712
申请日：2003-08-16
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L27/10885 , H01L27/0207 , H01L27/10814 , H01L27/10855 , H01L27/10888 , H01L27/10891
Abstract: PURPOSE: A semiconductor memory device having a mask friendliness, photolithography friendliness and an improved electrical characteristic is provided to improve the performance of a memory cell transistor and a margin of a design rule by increasing an overlapped region of a wordline and an active region by 40 percent. CONSTITUTION: A plurality of the first rows are composed of a plurality of active regions that are disposed by a predetermined pitch. Only a part of a plurality of the second rows is shifted in the row direction to overlap the active regions of the first rows, and the plurality of the second rows are composed of a plurality of the active regions that are disposed by the predetermined pitch. The first rows and the second rows are alternatively arranged. The intervals between each active region and six active regions adjacent to each active region are the same.
Abstract translation: 目的：通过将字线和有源区域的重叠区域增加40个，提供了具有掩模友好性，光刻友善性和改善的电特性的半导体存储器件，以改善存储单元晶体管的性能和设计规则的余量 百分。 构成：多个第一行由以预定间距设置的多个有效区域组成。 多个第二行的只有一部分在行方向上偏移以与第一行的有效区域重叠，并且多个第二行由以预定间距设置的多个有源区域组成。 交替布置第一行和第二行。 每个有源区域和与每个有源区域相邻的六个有源区域之间的间隔是相同的。
-
公开(公告)号：KR1020040098435A
公开(公告)日：2004-11-20
申请号：KR1020030030803
申请日：2003-05-15
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A bit of spinner equipment and a method of forming a pattern in the same are provided to prevent process failure of a wafer due to the stand-by in a PEB(Post Exposure Bake) oven by transferring the wafer to a buffer unit pro after a PEB. CONSTITUTION: A bit of spinner equipment includes a PEB unit and a buffer unit. The PEB unit(28) is used for performing a PEB a wafer. The buffer unit(38) is used for loading transiently the wafer after the PEB and cooling the wafer. The buffer unit includes a plurality of cooling plates for cooling wafers. The buffer unit uses a temperature control method or a fluid flow cooling method.
Abstract translation: 目的：提供一些旋转设备和形成图案的方法，以防止由于PEB（后曝光烘烤）烘箱中的待机而将晶片转移到缓冲单元专利中以防止晶片的处理故障 在PEB之后。 构成：一些微调设备包括一个PEB单元和一个缓冲单元。 PEB单元（28）用于执行PEB晶片。 缓冲单元（38）用于在PEB之后瞬时加载晶片并冷却晶片。 缓冲单元包括用于冷却晶片的多个冷却板。 缓冲单元使用温度控制方法或流体流动冷却方法。
-
公开(公告)号：KR1020040093198A
公开(公告)日：2004-11-05
申请号：KR1020030025307
申请日：2003-04-22
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/2028
Abstract: PURPOSE: A light delivery method, a light delivery system and a WEE(Wafer Edge Exposure) apparatus with the same are provided to reduce WEE time and to improve throughput per a unit time by delivering each split ray of laser beam having the same intensity to WEE units at a time using splitters. CONSTITUTION: A ray of laser beam is generated from a laser(202). The laser beam is split into rays of laser beam by using a plurality of splitters(210). At this time, the split rays of laser beam have the same intensity. The split rays of laser beam are guided to edges of wafers, respectively. The laser beam is one selected from a group consisting of XeF, XeCl, KrF, ArF, or F2 excimer laser beam.
Abstract translation: 目的：提供具有相同光输送方式，光输送系统和WEE（Wafer Edge Exposure）装置以减少WEE时间并通过将具有相同强度的激光束的每个分裂光束传送到单位时间来提高吞吐量 WEE单位一次使用分割器。 构成：从激光（202）产生一束激光束。 通过使用多个分离器（210）将激光束分成激光束。 此时，激光束的分裂光线具有相同的强度。 激光束的分裂光线分别被引导到晶片的边缘。 激光束是由XeF，XeCl，KrF，ArF或F2准分子激光束组成的组中选择的一种。
-
Patent Agency Ranking
公开(公告)号：KR1020010107299A
公开(公告)日：2001-12-07
申请号：KR1020000028712
申请日：2000-05-26
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 오버레이 측정방법이 개시되어 있다. 서로 다른 피치의 격자 구조로 형성된 오버레이 측정용 기준키와 오버레이 측정키를 갖는 반도체 웨이퍼에 단색광을 조사한다. 오버레이 측정용 기준키로부터 회절된 광의 광신호를 검출하고, 오버레이 측정키로부터 회절된 광의 광신호를 검출한다. 각 광신호의 위상을 분석하고, 그 위상차로부터 오버레이 측정용 기준키에 대한 오버레이 측정키의 오버랩 정도를 계산한다. 광대역 광원을 사용하는 경우보다 측정의 정확도를 높일 수 있다.
-
公开(公告)号：KR1020010028305A
公开(公告)日：2001-04-06
申请号：KR1019990040482
申请日：1999-09-20
Applicant: 삼성전자주식회사
Inventor： 여기성
IPC: H01L21/027
Abstract: PURPOSE: A method of compensating registration is to change tone of photoresist to exactly compensate the registration between an over-ray key and a substantial pattern on a mask. CONSTITUTION: A layer(102) to be etched is formed on a semiconductor substrate(100). The first photoresist pattern for exposing a desired area of the layer is formed on the layer using the first tone of photoresist. The layer is etched using the first photoresist pattern to transfer the pattern on the substrate. The first photoresist pattern is removed, and then the second photoresist pattern for exposing a desired area of the patterned layer is formed on a resultant structure using the second tone of photoresist(106). The patterned layer is etched using the second photoresist pattern to form a registration-estimating pattern, which is overlapped, with each pattern on the substrate. The second photoresist pattern is removed. The first tone is a positive tone, and the second tone is a negative tone.
Abstract translation: 目的：补偿注册的方法是改变光致抗蚀剂的色调，以精确地补偿过度射线键和掩模上的实质图案之间的配准。 构成：在半导体衬底（100）上形成待蚀刻的层（102）。 用于曝光该层的期望区域的第一光致抗蚀剂图案使用光致抗蚀剂的第一色调在该层上形成。 使用第一光致抗蚀剂图案蚀刻该层以在衬底上转移图案。 去除第一光致抗蚀剂图案，然后使用第二色调光致抗蚀剂（106）在形成的结构上形成用于暴露图案化层的期望区域的第二光致抗蚀剂图案。 使用第二光致抗蚀剂图案蚀刻图案层，以形成与衬底上的每个图案重叠的对准估计图案。 去除第二光致抗蚀剂图案。 第一音是正音，第二音是负音。
-
公开(公告)号：KR1020000054947A
公开(公告)日：2000-09-05
申请号：KR1019990003330
申请日：1999-02-02
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A method for forming an alignment key of a semiconductor device is provided to align resist patterns on a same plane with each other, thereby forming a resist pattern in which a three-dimensional effect in a same shot is reduced. CONSTITUTION: A method for forming an alignment key of a semiconductor device comprises steps of coating a resist layer on an upper portion of a semiconductor substrate, firstly exposing the resist layer to light with a first reticle and thus forming an alignment key by a change in a chemical property, secondly exposing the resist layer to the light with a second reticle using the alignment key, and developing the resist layer. In the exposing processes, the resist layer is exposed to the light so that an exposing area with the first reticle is different from an exposing area with the second reticle. The first reticle and the second reticle are formed of a same pattern.
Abstract translation: 目的：提供一种用于形成半导体器件的对准键的方法，以将抗蚀剂图案彼此在同一平面上对准，从而形成其中同一镜头中的三维效果降低的抗蚀剂图案。 构成：用于形成半导体器件的对准键的方法包括以下步骤：在半导体衬底的上部涂覆抗蚀剂层，首先用第一掩模版将抗蚀剂层曝光，从而通过改变形成对准键 化学性质，其次使用对准键使第二掩模版将抗蚀剂层曝光于光，并且使抗蚀剂层显影。 在曝光过程中，抗蚀剂层暴露于光，使得第一掩模版的曝光区域与具有第二掩模版的曝光区域不同。 第一掩模版和第二掩模版由相同的图案形成。
-
公开(公告)号：KR100224692B1
公开(公告)日：1999-10-15
申请号：KR1019970004128
申请日：1997-02-12
Applicant: 삼성전자주식회사
Inventor： 여기성
IPC: H01L21/48 , H01L21/027
Abstract: 본 발명은 반도체 소자의 오버레이 키(overlay key) 형성 방법을 개시한다. 이는 웨이퍼 상에 물질층을 증착하는 제 1 단계; 상기 물질층을 다수개의 라인(line)으로 패터닝하는 제 2 단계; 상기 웨이퍼 상에 감광막을 증착하는 제 3 단계; 및 상기 감광막을 다수개의 라인(line)으로 패터닝하여 감광막 패턴을 형성하는 제 4 단계로 이루어진다. 즉, 어미자인 물질층과 아들자인 감광막 패턴을 단일 구조가 아닌 다중 라인 구조로 형성함으로써 여러 가지 공정 변화에 의해 오버레이 키(overlay key)의 중심 위치가 잘못 읽혀지는 현상을 방지할 수 있다.
-
公开(公告)号：KR100175001B1
公开(公告)日：1999-03-20
申请号：KR1019950001778
申请日：1995-01-28
Applicant: 삼성전자주식회사
IPC: G03F7/00
Abstract: 본 발명의 패턴 형성 방법은 그 위에 물질층이 형성되어 있는 기판에 상기 물질충과 하부 화학증폭형 레지스트의 접착력 향상을 위한 HMDS표면 처리를 실시한 후 하부 화학증폭형 레지스트를 도포한다. 상기 하부 화학증폭형 레지스트 상에 중간 전사층을 200W∼500W의 전력으로 침적하여 상기 중간 전사층의 산친화력을 감소시킨다. 이어서, 상기 중간전사층과 상부 화학증폭형 레지스트와의 접착력 향상을 위한 HMDS 표면 처리를 실시한 후 l00℃~1000℃의 온도에서 베이크 공정을 실시한다. 다음에, 상기 중간 전사층 상에 상기 상부 화학증폭형 레지스트를 도포한다. 이에 따라, 산중화반응에 의해 발생되는 레지스트의 테일, 리프팅, 변형 및 점 모양의 결함 발생을 감소, 제거할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.022 seconds)
