公开(公告)号：KR1020120019385A

公开(公告)日：2012-03-06

申请号：KR1020110083886

申请日：2011-08-23

Applicant: 삼성전자주식회사

Inventor： 곽창훈 ,  박일우 ,  이규진 ,  유철준 ,  홍성재

IPC: G02B5/23 ,  H01L33/50

CPC classification number: B32B3/10 ,  B32B3/08 ,  B32B3/14 ,  B32B3/16 ,  B32B3/18 ,  B32B5/16 ,  B32B7/12 ,  B32B9/04 ,  B32B9/045 ,  B32B27/06 ,  B32B27/08 ,  B32B27/32 ,  B32B2250/03 ,  B32B2250/40 ,  B32B2250/44 ,  B32B2266/025 ,  B32B2307/40 ,  B32B2307/422 ,  B32B2457/00 ,  C09K11/06 ,  H01L33/50 ,  H01L33/505 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2933/0041 ,  Y10T428/24802 ,  Y10T428/24851 ,  Y10T428/24893 ,  Y10T428/24942 ,  Y10T428/31855 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: A phosphor film, a manufacturing method thereof, a method for coating a phosphor layer, a method for manufacturing an LED package, and an LED package manufactured thereby are provided to prevent a wire from being deformed even if the wire is coated on a wire-bonded light emitting diode chip. CONSTITUTION: A phosphor film(100) comprises a base film(110), a phosphor layer(130), and a cover film(150). The phosphor layer is formed on the base film and mixes a phosphor particle with a resinous material hardened partially. The cover film is formed in order to protect the phosphor layer on the phosphor layer. The phosphor layer is in a semi-hardening state at room temperature. A variable phase change is generated when the phosphor layer is heated.

Abstract translation: 目的：提供荧光体膜，其制造方法，荧光体层的涂布方法，制造LED封装的方法以及由此制造的LED封装，以防止电线即使将电线涂覆在电线上而变形 导线发光二极管芯片。 构成：荧光体膜（100）包括基膜（110），荧光体层（130）和覆盖膜（150）。 荧光体层形成在基膜上，并将荧光体颗粒与部分硬化的树脂材料混合。 形成覆盖膜以保护磷光体层上的磷光体层。 荧光体层在室温下处于半硬化状态。 当荧光体层被加热时产生可变的相变。

公开(公告)号：KR1020080111328A

公开(公告)日：2008-12-23

申请号：KR1020070059595

申请日：2007-06-18

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  안은철 ,  이종호 ,  윤철중 ,  오민호 ,  윤태성 ,  유철준

IPC: H01L23/48

CPC classification number: H01L2224/73104

Abstract: A semiconductor package including a semiconductor chip package is provided to improve the electric reliability of a semiconductor chip package by including a molding layer having a meniscus concave. A semiconductor chip package comprises a semiconductor chip(110), a solder ball(112) for a bump and a molding layer(120). The semiconductor chip includes a side including bonding pads, a second side facing the first side and a side. The solder ball for a bump is provided on bonding pads. The molding layer is provided so that each part of the solder balls for bump is exposed with covering the first side. The molding layer between the adjacent solder balls for bumps has a meniscus concave. The solder balls for bump comprise a cross section having a maximum diameter parallel to the first side. Height from the first side to the edge contacting with the solder ball for the bump of the meniscus concave is within 1/7 length of the maximum diameter of the solder ball to a lower part or upper part.

Abstract translation: 提供了包括半导体芯片封装的半导体封装，以通过包括具有弯月面凹陷的模制层来改善半导体芯片封装的电可靠性。 半导体芯片封装包括半导体芯片（110），用于凸块的焊球（112）和模制层（120）。 半导体芯片包括包括接合焊盘的一侧，面向第一侧和第二侧的第二侧。 用于凸块的焊球设置在焊盘上。 提供成型层，使得用于凸起的焊球的每一部分都被覆盖在第一面上。 用于凸起的相邻焊球之间的模制层具有弯月面凹陷。 用于凸块的焊球包括具有与第一侧平行的最大直径的横截面。 与焊球接触的第一侧到边缘的高度，用于弯月面凹陷的凸起的距离在焊球的最大直径与下部或上部的1/7长度内。

公开(公告)号：KR1020080106786A

公开(公告)日：2008-12-09

申请号：KR1020070054639

申请日：2007-06-04

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L23/12

CPC classification number: H01L24/06 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/4556 ,  H01L2224/45565 ,  H01L2224/45599 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48799 ,  H01L2224/4899 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01007 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/3862 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/013 ,  H01L2224/43 ,  H01L2924/01049 ,  H01L2924/01006 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: A semiconductor package and the manufacturing method thereof are provided to realize the multi-chip package with high integration degree by securing the insulation between the wires although the length of wire long. A semiconductor package(100) comprises the package substrate(110), one or more semiconductor chips(120, 130), one or more wires(140a, 140b), a plurality of insulating property beads(145a, 145b). The semiconductor chip is laminated on the package substrate. One or more semiconductor chips and the package substrate are electrically connected by the wire. The insulating property bead surrounds one or more wires. The insulating property bead is separately placed along one or more wires. The diameter of the insulating property bead is getting decreased from the center to the edge.

Abstract translation: 提供一种半导体封装及其制造方法，通过确保电线之间的绝缘尽可能长的长度来实现具有高集成度的多芯片封装。 半导体封装（100）包括封装衬底（110），一个或多个半导体芯片（120,130），一个或多个导线（140a，140b），多个绝缘性能珠（145a，145b）。 半导体芯片层叠在封装基板上。 一个或多个半导体芯片和封装基板通过导线电连接。 绝缘性能珠围绕一根或多根线。 绝缘性能珠沿着一根或多根线分开放置。 绝缘性能珠的直径从中心向边缘减小。

公开(公告)号：KR100834619B1

公开(公告)日：2008-06-02

申请号：KR1020060116419

申请日：2006-11-23

Applicant: 삼성전자주식회사

Inventor： 황성준 ,  이재호 ,  유철준

IPC: H04B1/38

Abstract: 본 발명은 이축 회전 폴더 타입 이동통신 단말기에 채용되는 로킹 기능을 구비한 힌지 장치에 관한 것이다. 개시된 힌지 장치는 본체와, 폴더와, 상기 본체 외주면을 따라서 소정의 각도로 스윙되어 상기 폴더의 힌지축을 상기 본체 가로 방향 또는 세로 방향으로 제공하는 회전 힌지부로 구성된 이축 회전 폴더 타입 이동 통신 단말기의 회전 힌지부에 있어서, 상기 회전 힌지부는 스윙 여부에 따라서 상기 가로 방향 또는 세로 방향으로 변경되는 제1힌지축을 제공하는 제1힌지부; 및 상기 폴더와 본체에 각각 장착되어 상기 제1힌지부에 스윙 연결부에 의해 일체형으로 구성되어 상기 제1힌지축을 중심으로 회전하는 제2,3힌지축을 제공하는 제2,3힌지부를 포함하고, 상기 제2힌지부는 상기 스윙 연결부 외면에 그의 상면이 노출되게 장착되어 누름 동작으로 로킹 여부를 결정하는 버튼; 상기 버튼과 대면하게 동축으로 장착되고, 소정 곡률을 가지는 개구를 구비한 제1힌지 부재; 상기 버튼에 형성되어 상기 버튼 누름 여부에 따라 이동하여 상기 개구에 수용되거나 이탈하는 스토퍼; 상기 버튼과 상기 제1힌지 부재 사이에 밀착되게 장착되어 상기 연결부의 정지 상태를 유지시키는 제1탄성체; 및 상기 버튼과 상기 제1힌지 부재 사이에 장착되어 상기 버튼을 복귀시키는 제2탄성체로 구성된다.
이동통신 단말기, 폴더, 이축 회전, 스윙, 힌지부.

公开(公告)号：KR100648509B1

公开(公告)日：2006-11-24

申请号：KR1020000073680

申请日：2000-12-06

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L23/48

CPC classification number: H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 본 발명은 리드 노출형 반도체 칩 패키지(exposed lead package; ELP)에 대한 것이다. 리드 노출형 반도체 칩 패키지는 장비와 공정 등의 문제로 리드 두께 감소에 한계를 갖고 있는데, 리드의 두께가 두꺼울수록 리드 노출형 반도체 칩 패키지의 박형화에는 한계가 있게 되고, 리드로 연질의 재료를 사용 시에는 절단 공정에서 더 많은 버를 발생시킨다. 또한 종래의 리드 노출형 반도체 칩 패키지의 다이 패드와 반도체 칩 실장 시 사용되는 은 에폭시는 신뢰도 저하의 원인이 될 수 있으며, 그룹 봉지 과정과 경화 과정 시에는 휨이 발생되며, 봉지 수지의 침투로 인해 생산성에 한계가 있게 된다.
이러한 불량을 감소시키기 위해 본 발명은 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형 반도체 칩 패키지 및 제조 방법을 제공한다. 얇은 두께의 패턴 리드와 접착 수단을 포함하는 테이프는 리드 노출형 반도체 칩 패키지의 박형화와 버(burr) 감소를 가능하게 하며, 은 에폭시에 의한 신뢰도 저하 방지와 그룹 봉지와 경화 과정시의 휨 감소 및 생산성 증대를 가능하게 한다.
ELP, 리드 노출형 반도체 칩 패키지, 테이프, 패턴, 박형 패턴 리드

公开(公告)号：KR1020050051806A

公开(公告)日：2005-06-02

申请号：KR1020030085458

申请日：2003-11-28

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L23/02

Abstract: 본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 반도체칩, 그 반도체칩이 적층되는 방열막(放熱膜)을 구비한 기판, 그 반도체칩, 그 기판을 전기적으로 연결하는 본딩와이어 및 그 방열막의 외곽부가 노출되도록 그 반도체칩을 실링하는 봉지재를 포함하는 구성과, 반도체칩에서 발생하는 열을 외부로 전달시키기 위한 방열막을 기판에 형성하고 그 방열막의 외곽부가 노출되도록 봉지재를 형성하는 제조방법을 특징으로 한다.
이에 따라, 반도체칩에서 발생하는 열이 원활하게 외부로 배출될 수 있는 열전달경로가 마련되어 반도체칩의 동작이 더욱 안정적으로 이루어 질 수 있으므로 반도체 패키지의 제품 신뢰성이 향상된다.

公开(公告)号：KR1020050011208A

公开(公告)日：2005-01-29

申请号：KR1020030050206

申请日：2003-07-22

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L23/34

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/1815 ,  H01L2924/00014

Abstract: PURPOSE: A semiconductor chip package and a manufacturing method thereof are provided to prevent molding failure due to the flowability of a molded resin and to maximize heat radiating effect by using an exposed heat radiating plate. CONSTITUTION: A semiconductor chip(110) with a plurality of bonding pads(111) is mounted on a die pad(121). Inner leads(123) are arranged along a periphery of the die pad. The bonding pads and the inner leads are electrically connected with each other by using bonding wires(131). A package body(135) encapsulates selectively the resultant structure. A heat radiating plate(141) is installed on the package body and connected with the semiconductor chip through a plurality of connecting portions(143).

Abstract translation: 目的：提供一种半导体芯片封装及其制造方法，以防止由于模制树脂的流动性引起的模制故障，并且通过使用暴露的散热板使散热效果最大化。 构成：具有多个接合焊盘（111）的半导体芯片（110）安装在管芯焊盘（121）上。 内引线（123）沿着管芯焊盘的周边布置。 接合焊盘和内部引线通过使用接合线（131）彼此电连接。 包装体（135）选择性地包封所得到的结构。 散热板（141）安装在封装主体上并通过多个连接部分（143）与半导体芯片连接。

公开(公告)号：KR1020050002220A

公开(公告)日：2005-01-07

申请号：KR1020030043574

申请日：2003-06-30

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L23/12

CPC classification number: H01L25/0657 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2225/0651 ,  H01L2225/06575 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/32225

Abstract: PURPOSE: A stack-type BGA(Ball Grid Array) package is provided to shorten the length of electric connection between packages while reducing size of package by stacking a plurality of BGA packages corresponding to a semiconductor chip. CONSTITUTION: A stack-type BGA package(200) includes a base BGA package and a plurality of BGA packages. The base BGA package has at least one chip(103,105). The plurality of BGA packages with stacked on the base BGA package have also at least one chip. The base BGA package and the respective BGA package stacked on the base BGA package further includes a print circuit board(101), a semiconductor chip(103,105), a wire(111a,111b), an epoxy mold resin(113) and a solder ball(115).

Abstract translation: 目的：提供堆叠型BGA（球栅阵列）封装，以通过堆叠对应于半导体芯片的多个BGA封装来缩短封装之间的电连接的长度，同时减小封装的尺寸。 构成：堆叠型BGA封装（200）包括基底BGA封装和多个BGA封装。 基底BGA封装具有至少一个芯片（103,105）。 堆叠在基底BGA封装上的多个BGA封装还具有至少一个芯片。 基底BGA封装和堆叠在基底BGA封装上的相应的BGA封装进一步包括印刷电路板（101），半导体芯片（103,105），导线（111a，111b），环氧树脂模制树脂（113）和焊料 球（115）。

公开(公告)号：KR1020040073925A

公开(公告)日：2004-08-21

申请号：KR1020030031152

申请日：2003-05-16

Applicant: 삼성전자주식회사

Inventor： 이상협 ,  최희국 ,  유철준

IPC: H01L21/56

CPC classification number: H01L2224/16

Abstract: PURPOSE: A method for molding both sides of a PCB module having a wafer level package and a mold used for the same are provided to enhance the productivity by molding simultaneously the top surface and the bottom of a PCB. CONSTITUTION: A wafer level package including a semiconductor chip having a bumper is prepared. A PCB module is formed by mounting wafer level packages having bumpers on the top surface and the bottom surface of a PCB(107). The PCB module is loaded between an upper mold including an upper cavity and an upper gate and a lower mold including a lower cavity and a lower gate. Epoxy molding compound(129) is implanted into the upper cavity and the lower cavity through an implantation part adjacent to the upper gate and the lower gate. The PCB module is separated from the upper mold, the lower mold, and the implantation part. The residual epoxy molding compound is removed from the implantation part.

Abstract translation: 目的：提供一种用于模制具有晶片级封装和用于其的模具的两侧的方法，以通过同时模制PCB的顶表面和底部来提高生产率。 构成：制备包括具有保险杠的半导体芯片的晶片级封装。 通过将具有保险杠的晶片级封装安装在PCB（107）的顶表面和底表面上来形成PCB模块。 PCB模块装载在包括上腔体和上浇口的上模具和下模具之间，该模具包括下腔体和下浇口。 环氧模塑料（129）通过与上浇口和下浇口相邻的注入部分注入上腔和下腔。 PCB模块与上模具，下模具和注入部件分离。 从注入部分去除残留的环氧树脂模塑料。

公开(公告)号：KR1020040069827A

公开(公告)日：2004-08-06

申请号：KR1020030006369

申请日：2003-01-30

Applicant: 삼성전자주식회사

Inventor： 유철준

IPC: H01L21/52

CPC classification number: H01L21/563 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/83 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/07811 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/0401

Abstract: PURPOSE: A semiconductor device and a method for packaging the same are provided to simplify a packaging process and reduce the manufacturing cost by omitting a sealing process for sealing bumps of a semiconductor chip. CONSTITUTION: A conductor pattern(220) is formed on the surface of a substrate(210). The conductor pattern is connected to a plurality of bumps. A protection layer pattern(230) is formed on the substrate and the conductor pattern. The protection layer pattern includes a hole to expose the conductive pattern and connect the bumps to the conductive pattern. An adhesive pattern(260) is formed on the protection layer pattern. The adhesive pattern includes a hole having the same pattern as the hole of the protection layer pattern.

Abstract translation: 目的：提供一种半导体器件及其封装方法，以通过省略用于密封半导体芯片的凸块的密封工艺来简化封装工艺并降低制造成本。 构成：在衬底（210）的表面上形成导体图案（220）。 导体图案连接到多个凸块。 在衬底和导体图案上形成保护层图案（230）。 保护层图案包括用于暴露导电图案并将凸块连接到导电图案的孔。 粘合剂图案（260）形成在保护层图案上。 粘合剂图案包括具有与保护层图案的孔相同的图案的孔。