公开(公告)号：KR20210024866A

公开(公告)日：2021-03-08

申请号：KR1020190104579A

申请日：2019-08-26

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  유태원

IPC: H01L23/482 ,  H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  H01L23/498

CPC classification number: H01L23/4828 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/29 ,  H01L23/31 ,  H01L23/3114 ,  H01L23/3675 ,  H01L23/5385 ,  H01L23/562 ,  H01L24/06 ,  H01L24/13 ,  H01L23/42 ,  H01L23/49816

Abstract: 예시적인 실시예들에 따른 반도체 패키지는, 패키지 기판; 상기 패키지 기판의 상면 상에 배치된 반도체 칩; 상기 패키지 기판 및 상기 반도체 칩 사이에 배치되고, 상기 패키지 기판과 상기 반도체 칩을 서로 연결시키는 연결 단자들; 상기 패키지 기판 및 상기 반도체 칩 사이에 형성되고, 상기 연결 단자들을 커버하며 상기 패키지 기판 및 상기 반도체 칩을 본딩하는 NCF(Non-Conductive Film); 및 상기 반도체 칩의 측면을 커버하고 상기 패키지 기판과 접하며, 상기 반도체 칩의 하면 및 상기 패키지 기판의 상면 사이에 개재되는 부분을 포함하는 측면 봉지재를 포함하되, 상기 NCF의 적어도 일부는 상기 반도체 칩으로부터 수평으로 돌출되고, 상기 측면 봉지재는 상기 반도체 칩의 상기 하면의 일부와 접할 수 있다.

公开(公告)号：KR101916088B1

公开(公告)日：2018-11-07

申请号：KR1020120034044

申请日：2012-04-02

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  장재권

IPC: H01L21/60

CPC classification number: H01L23/49827 ,  H01L21/768 ,  H01L23/3192 ,  H01L23/49811 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/0214 ,  H01L2224/02145 ,  H01L2224/0401 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/13021 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16238 ,  H01L2224/81424 ,  H01L2224/81447 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

Abstract: 반도체패키지를제공한다. 반도체패키지는, 기판패드를포함하는회로기판, 회로기판과마주하며이격되어배치되며, 칩패드를포함하는반도체칩 및회로기판및 반도체칩을전기적으로연결하는연결패턴을포함한다. 반도체칩은, 상기반도체칩 내에, 반도체칩의상면에대하여수직하게배치되는다수의제1 회로패턴들과, 칩패드및 제1 회로패턴들을전기적으로연결하는제1 비아를포함한다. 칩패드는, 연결패턴이접촉되는제1 영역및 제1 영역의외각의제2 영역을포함하되, 제1 비아는상기제2 영역에연결된다.

公开(公告)号：KR101898678B1

公开(公告)日：2018-09-13

申请号：KR1020120031825

申请日：2012-03-28

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  신성호 ,  장재권 ,  이종호

IPC: H01L23/49 ,  H01L23/12

CPC classification number: H01L24/46 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45565 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2924/10161 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/45664 ,  H01L2924/00012

Abstract: 본발명은반도체패키지에관한것으로서, 더욱구체적으로기판상에적층된마스터칩 및슬레이브칩을포함하는반도체패키지로서, 상기마스터칩과슬레이브칩이외부회로에대하여직렬적으로연결되고, 상기마스터칩과상기슬레이브칩이본딩와이어를통하여연결된반도체패키지에관한것이다. 본발명의반도체패키지를이용하면낮은로딩팩터를갖는우수한성능의반도체패키지를저렴하게대량생산할수 있다.

公开(公告)号：KR1020150007604A

公开(公告)日：2015-01-21

申请号：KR1020130081786

申请日：2013-07-11

Applicant: 삼성전자주식회사

Inventor： 장철용 ,  장애니 ,  김영룡

IPC: H01L23/48

CPC classification number: H01L25/0657 ,  H01L23/3128 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/24 ,  H01L24/82 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/24145 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2225/06524 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 반도체 패키지는, 기판 접속 패드를 구비하는 패키지 기판과, 상기 패키지 기판 상에 적층되고, 칩 접속 패드의 적어도 일부를 덮고 상면 상에서 상기 칩 접속 패드 측으로부터 에지 측으로 향하는 제1 방향으로 연장되는 적어도 하나의 재배선층(redistribution layer)을 구비하는 적어도 하나의 반도체 칩, 및 상기 반도체 칩의 측면을 따라 연장되며, 상기 기판 접속 패드와 상기 재배선층을 전기적으로 연결하는 적어도 하나의 배선을 포함하되, 상기 재배선층은, 상기 반도체 칩의 에지 측으로부터 돌출되어 상기 배선과 접하며, 상기 제1 방향에 수직한 단면의 면적이 상기 제1 방향을 따라 변화하는 돌출부를 구비한다.

Abstract translation: 半导体封装包括：具有衬底连接焊盘的封装衬底; 至少一个半导体芯片，其包括层叠在封装基板上的至少一个再分配层，覆盖芯片连接焊盘的至少一部分，并且从芯片连接焊盘侧向第一方向的边缘侧延伸到上部 表面; 以及沿着半导体芯片的侧面延伸的至少一条线，并且电连接衬底连接焊盘和再分配层。 再分布层从半导体芯片的边缘侧突出并且接触线，并且包括具有与第一方向垂直的横截面的区域的突出部。 该区域沿着第一个方向变化。

公开(公告)号：KR1020140008551A

公开(公告)日：2014-01-22

申请号：KR1020120073430

申请日：2012-07-05

Applicant: 삼성전자주식회사

Inventor： 장애니 ,  김영룡 ,  장재권

IPC: H01L23/28

CPC classification number: H01L23/49816 ,  H01L21/561 ,  H01L21/565 ,  H01L23/13 ,  H01L23/49838 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2224/81194 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/05552

Abstract: The present invention relates to a semiconductor package and a method of forming the same. According to the embodiment of the present invention, the semiconductor package includes a package substrate including at least one hole; a first semiconductor chip; a second semiconductor chip; and a molding layer formed on the package substrate. Bumps are formed between the first semiconductor chip and the second semiconductor chip.

Abstract translation: 本发明涉及一种半导体封装及其制造方法。 根据本发明的实施例，半导体封装包括包括至少一个孔的封装衬底; 第一半导体芯片; 第二半导体芯片; 以及形成在所述封装基板上的模制层。 在第一半导体芯片和第二半导体芯片之间形成有凸起。

公开(公告)号：KR1020120002831A

公开(公告)日：2012-01-09

申请号：KR1020100063538

申请日：2010-07-01

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  김형섭 ,  이종호 ,  안은철

IPC: H01L23/31 ,  H01L23/00 ,  H01L23/498

CPC classification number: H01L24/14 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/116 ,  H01L2224/11848 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14517 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17051 ,  H01L2224/17179 ,  H01L2224/17517 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to control wet conditions between electric conduction materials by mechanically connecting a first substrate and a second substrate. CONSTITUTION: A first pad is electrically connected to the semiconductor chip of a first substrate(100). An insulating layer is used in order to partly cover both sides of the first pad. A recess which exposes the first pad is formed on the insulating layer. The first pad is exposed by partly etching the top of the first substrate. One side of a second substrate(120) is faces one side of the first substrate. A second pad(122) is formed to be contiguous to the one side of the second substrate. An insulating pattern having a first opening which exposes the second pad is formed in one side of the second substrate. The width and height of a second opening is same as the width and height of the first opening.

Abstract translation: 目的：提供半导体封装及其制造方法，以通过机械连接第一基板和第二基板来控制导电材料之间的湿度条件。 构成：第一焊盘电连接到第一衬底（100）的半导体芯片。 使用绝缘层以部分地覆盖第一焊盘的两侧。 在绝缘层上形成露出第一焊盘的凹部。 通过部分蚀刻第一衬底的顶部来暴露第一衬垫。 第二基板（120）的一侧面向第一基板的一侧。 第二衬垫（122）形成为与第二衬底的一侧邻接。 在第二基板的一侧形成具有露出第二焊盘的第一开口的绝缘图案。 第二开口的宽度和高度与第一开口的宽度和高度相同。

公开(公告)号：KR1020100095901A

公开(公告)日：2010-09-01

申请号：KR1020090014943

申请日：2009-02-23

Applicant: 삼성전자주식회사

Inventor： 이병우 ,  김영룡 ,  안은철

IPC: H01L23/12 ,  H01L21/60 ,  H01L23/48

CPC classification number: H01L23/16 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/91 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: PURPOSE: A laminated semiconductor package is provided to reduce the size of the semiconductor package by not forming an additional solder ball region or bump region on a lower unit package. CONSTITUTION: A lower unit package includes a substrate, a semiconductor chip, a terminal pad, a protrusion(116b), a protection layer(118), and an opening. The protrusion is formed on the terminal pad and the opening exposes the protrusion. The upper unit package includes a substrate, a ball land(111), and a solder ball. The ball land is formed on the lower side of the substrate and the solder ball is formed on the ball land. The solder ball of the upper unit package is inserted into the opening of the lower unit package and is connected to the protrusion of the lower unit package.

Abstract translation: 目的：提供一种层叠半导体封装以通过在下单元封装上不形成另外的焊球区域或凸起区域来减小半导体封装的尺寸。 构成：下部单元封装包括基板，半导体芯片，端子焊盘，突起（116b），保护层（118）和开口。 突起形成在端子垫上，开口露出突起。 上部单元封装包括基板，球形区域（111）和焊球。 球面形成在基板的下侧，焊球形成在球面上。 上部单元封装的焊球被插入到下部单元封装的开口中，并连接到下部单元封装的突出部。

公开(公告)号：KR1020080020069A

公开(公告)日：2008-03-05

申请号：KR1020060082924

申请日：2006-08-30

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  최영신 ,  염근대

IPC: H01L23/12

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/01322 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00

Abstract: A semiconductor package and a method of manufacturing the same are provided to reduce a stacked height and to improve a component yield by reducing a size of a solder ball in a POP(Package On Package) structure. A semiconductor chip group includes one or more semiconductor chips(150) which are laminated on a substrate(110). An attaching layer(155) is formed to attach the substrate and the lowest semiconductor chip of the semiconductor chip group with each other and to attach the semiconductor chips of the semiconductor chip group with each other by using a die-attaching manner. A bonding wire(170) is formed to connect electrically each of the semiconductor chips of the semiconductor chip group with a first electrode pad(131) formed on an upper surface of the substrate. A sealing part(160) is formed on the bonding wire, the semiconductor chip, and the substrate. A conductive column(180) is connected to a second electrode pad(132) to be extended to an upper surface of the sealing part.

Abstract translation: 提供一种半导体封装及其制造方法，以减少堆叠高度并通过减少POP（封装封装）结构中的焊球的尺寸来提高部件产量。 半导体芯片组包括层压在基板（110）上的一个或多个半导体芯片（150）。 形成附着层（155），以将基板和半导体芯片组的最低半导体芯片彼此连接，并且通过使用管芯连接方式将半导体芯片组的半导体芯片彼此附接。 形成接合线（170）以将半导体芯片组的每个半导体芯片与形成在基板的上表面上的第一电极焊盘（131）电连接。 在接合线，半导体芯片和基板上形成密封部（160）。 导电柱（180）连接到第二电极焊盘（132）以延伸到密封部分的上表面。

公开(公告)号：KR102003279B1

公开(公告)日：2019-07-25

申请号：KR1020120077861

申请日：2012-07-17

Applicant: 삼성전자주식회사

Inventor： 장재권 ,  김영룡 ,  장애니

IPC: H01L23/13 ,  H01L23/28

公开(公告)号：KR101692702B1

公开(公告)日：2017-01-18

申请号：KR1020100063538

申请日：2010-07-01

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  김형섭 ,  이종호 ,  안은철

IPC: H01L23/31 ,  H01L23/00 ,  H01L23/498

CPC classification number: H01L24/14 ,  H01L23/3128 ,  H01L23/49811 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/116 ,  H01L2224/11848 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14517 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17051 ,  H01L2224/17179 ,  H01L2224/17517 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 반도체패키지및 이를제조하는방법을제공한다. 반도체패키지는,제1 패드가형성된제1 기판제1 기판과이격되어배치되고제1 패드와마주하는제2 패드가형성된제2 기판제1 패드및 제2 패드를전기적으로연결하는제1 범프, 그리고제1 패드가형성되지않은제1 기판과제2 패드가형성되지않은제2 기판사이에서제1 기판및 제2 기판을기계적으로연결하는제2 범프를포함한다. 이때, 제1 기판및 제2 기판사이를기계적연결하는제2 범프의표면열 팽창계수가제1 패드및 제2 패드사이를전기적으로연결하는제1 범프의표면열 팽창계수보다작을수 있다.

Abstract translation: 半导体封装及其制造方法。 所述半导体封装包括第一衬底，所述第一衬底包括第一焊盘，与所述第一衬底间隔开的第二衬底，以及形成第二焊盘以面对所述第一焊盘的第一焊盘，将所述第一焊盘电连接到所述第二焊盘的第一焊盘， 将第一基板与第二基板机械连接的突起设置在不形成第一焊盘的第一基板与不形成第二焊盘的第二基板之间。 第二凸块的热膨胀系数（CTE）小于第一凸块的热膨胀系数（CTE）。