웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법
    21.
    发明授权
    웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법 有权
    具有楔形电阻尖端的半导体探针及其制造方法

    公开(公告)号:KR100829565B1

    公开(公告)日:2008-05-14

    申请号:KR1020060097412

    申请日:2006-10-02

    CPC classification number: G01Q60/30 G01Q60/40

    Abstract: A semiconductor probe having a wedge shape resistive tip and a method of fabricating the semiconductor probe is provided. The semiconductor probe includes a resistive tip that is doped with a first impurity, has a resistance region doped with a low concentration of a second impurity having an opposite polarity to the first impurity, and has first and second semiconductor electrode regions doped with a high concentration of the second impurity on both side slopes of the resistive tip. The probe also includes a cantilever having the resistive tip on an edge portion thereof, and an end portion of the resistive tip has a wedge shape.

    웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법
    22.
    发明公开
    웨지 형상의 저항성 팁을 구비한 반도체 탐침 및 그제조방법 有权
    具有楔形形状的电阻提示的半导体探针及其制造方法

    公开(公告)号:KR1020080031084A

    公开(公告)日:2008-04-08

    申请号:KR1020060097412

    申请日:2006-10-02

    CPC classification number: G01Q60/30 G01Q60/40

    Abstract: A semiconductor probe having a wedge-shaped resistive tip, and a method of fabricating the same are provided to increase the resolution of a resistance area by forming highly doped electrode areas on both sides of the resistance area of the resistive tip. A semiconductor probe comprises a resistive tip(150), and a cantilever(170). The resistive tip, doped by the first impurity, comprises a resistance area(156) which is doped by the second impurity, having an opposite polarity to that of the first impurity, in low concentration on its top portion, and has first and second semiconductor electrode areas(152,154) doped by the second impurity in high concentration on its inclined portion. The cantilever has the resistive tip on its edge portion. The end portion of the resistive tip is wedge-shaped and the length of the end portion of the tip is in a range of 20nm to 2mum.

    Abstract translation: 提供具有楔形电阻端头的半导体探针及其制造方法,以通过在电阻尖端的电阻区域的两侧形成高度掺杂的电极区域来提高电阻区域的分辨率。 半导体探针包括电阻尖端(150)和悬臂(170)。 由第一杂质掺杂的电阻尖端包括由第二杂质掺杂的具有与第一杂质相反的极性的电阻区域(156),其顶部部分的浓度低,并且具有第一和第二半导体 在其倾斜部分上由高浓度的第二杂质掺杂的电极区域(152,154)。 悬臂在其边缘部分具有电阻尖端。 电阻尖端的端部是楔形的,并且尖端的端部的长度在20nm至2μm的范围内。

    반도체 탐침 및 이를 이용한 기록 재생 방법
    23.
    发明授权
    반도체 탐침 및 이를 이용한 기록 재생 방법 失效
    半导体探针和使用其的记录/再现方法

    公开(公告)号:KR100718140B1

    公开(公告)日:2007-05-14

    申请号:KR1020050108294

    申请日:2005-11-12

    Abstract: 반도체 탐침과 이를 이용한 기록재생방법이 개시된다. 개시된 반도체 탐침은 하부면에 전극층이 마련된 강유전성 매체에 정보를 기록 또는 기록된 정보를 재생하는 반도체 탐침으로서, 저항성 팁;과 매체와 대향하는 면에, 전극층과의 사이에 전압을 온, 오프 함으로써 매체와 팁 간의 접촉력을 조절하는 정전력 형성 전극부가 구비된 캔티레버;를 포함하는 것을 특징으로 한다. 또 개시된 기록재생방법은 본 발명에 의한 반도체 탐침을 이용하는 기록재생방법으로서, 매체의 전극층과 반도체 탐침의 정전력 형성 전극부간에 전압을 인가하여 매체와 팁간의 접촉력에 정전력을 포함되게 하는 기록단계;와 전극층과 정전력 형성 전극부간에 전압을 인가하지 않아 매체와 팁간의 접촉력에 정전력이 포함되지 않게 하는 재생단계; 를 포함하는 것을 특징으로 한다.

    Abstract translation: 公开了一种半导体探针和使用其的记录/再现方法。 所公开的半导体探针是用于再现被记录在所述电极层或记录上设置铁电体介质的信息到下表面,电阻性尖端的信息的半导体探针;可以通过和一个面在面对介质介质,在电极层之间的电压,该关 并且具有用于调节尖端和尖端之间的接触力的静电力产生电极部分的悬臂。 还公开了记录和再现使用半导体探针被包含在记录和再现方法之间的接触力的静电力方法记录步骤,将电压施加在静电电极形成根据本发明的介质层的一部分和所述半导体探针介质和尖端之间施加 ;不将电压施加在电极层和所述静电电极形成用于再生步骤不包括恒定功率到介质和尖端之间的接触力部之间施加; [0015]

    저항성 팁을 구비한 반도체 탐침 및 그 제조방법
    24.
    发明授权
    저항성 팁을 구비한 반도체 탐침 및 그 제조방법 失效
    具有电阻尖端的半导体探针及其制造方法

    公开(公告)号:KR100624434B1

    公开(公告)日:2006-09-19

    申请号:KR1020040071221

    申请日:2004-09-07

    Abstract: 저항성 팁을 구비한 반도체 탐침 및 그 제조방법이 개시된다. 개시된 제조방법은 제1불순물을 도핑한 기판의 상면에 스트라이프형의 마스크막을 형성하고, 상기 마스크막을 제외한 상기 기판의 영역에 제2불순물을 고농도로 도핑하여 제1 및 제2반도체 전극영역을 형성하는 단계와, 상기 기판을 열처리하여 상기 제1 및 제2 반도체 전극영역의 외곽에 상기 제2분순물이 저농도로 도핑된 저항영역을 형성하는 단계와, 상기 마스크막과 직교하는 방향으로 스트라이프 형상의 제1감광제를 형성하고, 식각공정을 수행하여 상기 마스크막을 사각형상으로 형성하는 단계와, 상기 제1감광제의 일부를 덮으며 캔티레버 영역을 한정하는 제2감광제를 형성하는 단계와, 상기 제1 및 제2감광제를 제외한 영역을 식각하여 상기 캔티레버 영역을 형성하는 단계와, 상기 제1 및 제2감광제를 제거하고, 상기 마스크막을 제외한 상기 기판을 식각하여 반사각뿔 형상의 저항성 팁을 형성하는 단계를 구비한다.

    자기 논리 소자와 그 제조 및 동작 방법
    25.
    发明授权
    자기 논리 소자와 그 제조 및 동작 방법 有权
    磁逻辑器件及其制造和操作方法

    公开(公告)号:KR100612884B1

    公开(公告)日:2006-08-14

    申请号:KR1020040117010

    申请日:2004-12-30

    CPC classification number: H03K19/16 H01L43/08

    Abstract: 자기 논리 소자와 그 제조 및 동작 방법이 개시되어 있다. 개시된 본 발명은 제1 배선 상에 적층되어 자기 분극 방향이 주어진 방향으로 고정된 하부 자성막과, 상기 하부 자성막 상에 적층된 비자성막과, 상기 비자성막 상에 적층되어 자기 분극 방향이 상기 하부 자성막의 자기 분극 방향과 동일하거나 반대인 상부 자성막과, 상기 상부 자성막 상에 형성된 제2 배선을 포함하는 것을 특징으로 하는 자기 논리 소자와 그 제조 및 동작 방법을 제공한다. 상기 제1 배선의 일단과 상기 제2 배선의 일단사이에 제1 전류원이 구비되고, 상기 제1 배선의 타단과 상기 제2 배선의 타단사이에 제2 전류원이 구비될 수 있다.

    이방성 전도층을 구비하는 강유전체 기록 매체, 이를구비하는 기록 장치 및 그 기록 방법
    26.
    发明公开
    이방성 전도층을 구비하는 강유전체 기록 매체, 이를구비하는 기록 장치 및 그 기록 방법 失效
    包含各向异性导电层的电磁记录介质,包含其的记录装置及其记录方法

    公开(公告)号:KR1020060037937A

    公开(公告)日:2006-05-03

    申请号:KR1020040087040

    申请日:2004-10-29

    CPC classification number: B82Y10/00 G11B9/02 G11B9/1409 G11B9/1472

    Abstract: 이방성 전도층을 구비하는 강유전체 기록 매체, 그것이 구비되는 기록 장치 및 그 기록 방법이 개시된다.
    강유전체 기록 매체는 강유전체 기록층과 상기 강유전체 기록층을 덮는 보호층을 구비하는 것으로서, 상기 강유전체 기록층은 극성 반전(polarization reversal)되는 강유전성 물질(ferroelectric material)로 형성되고, 상기 보호층은 외부 에너지에 의해 도체, 부도체로 전이되는 전기적 이방성 전도층(anisotropic conduction layer)인 것을 특징으로 한다.
    개시된 강유전체 기록 매체에 의하면, 헤드 팁과 강유전체 기록층 사이에 작은 전압을 인가하면서 읽기/쓰기 작업을 수행할 수 있고, 강유전체 기록층이 긁히거나 헤드 팁이 손상/파손되는 것을 방지할 수 있는 장점이 있다.

    고밀도 정보저장매체 및 그 제조방법 및 정보저장장치 및이를 이용한 정보 기록 및 재생 및 소거방법
    27.
    发明公开
    고밀도 정보저장매체 및 그 제조방법 및 정보저장장치 및이를 이용한 정보 기록 및 재생 및 소거방법 失效
    高清信息存储介质及其制造方法,信息存储设备和使用该信息的信息记录/删除方法

    公开(公告)号:KR1020040004832A

    公开(公告)日:2004-01-16

    申请号:KR1020020038881

    申请日:2002-07-05

    Abstract: PURPOSE: An HD information storing medium is provided to easily emit photo electrons by forming protrusions of several nm in a desired pattern and store information in the high density by stacking a dielectric layer for storing the photo electrons on a top surface. CONSTITUTION: An HD information storing medium includes a lower electrode(11), an insulating layer(13) stacked on the lower electrode, a photo electron emitting layer(15) stacked on the insulating layer and arranged with a plurality of protrusions(19), and a dielectric layer(17) stacked on the photo electron emitting layer. The lower electrode and the photo electron emitting layer are formed of metal, wherein the photo electron emitting layer is formed of a metal having a low work function such as aluminium. The photo electron emitting layer emits the photo electrons as a predetermined electric charge is applied to the layer, and the emitted photo electrons are stored to the dielectric layer. The dielectric layer is formed of Al2O3 or Si3N4 for trapping the photo electrons in structural defect portions, thereby preventing the emitting of the photo electrons into the atmosphere.

    Abstract translation: 目的:提供HD信息存储介质,通过以期望的图案形成几nm的突起,容易地发射光电子,并且通过在顶表面堆叠用于存储光电子的介电层,以高密度存储信息。 构成:HD信息存储介质包括下电极(11),层叠在下电极上的绝缘层(13),层叠在绝缘层上并配置有多个突起(19)的光电子发射层(15) ,以及层叠在光电子发射层上的电介质层(17)。 下电极和光电子发射层由金属形成,其中光电子发射层由具有低功函数的金属形成,例如铝。 当向该层施加预定的电荷时,光电子发射层发射光电子,并且所发射的光电子被存储到电介质层。 电介质层由Al 2 O 3或Si 3 N 4形成,用于捕获结构缺陷部分中的光电子,从而防止光电子发射到大气中。

    센서와 이를 포함하는 데이터 처리 시스템
    28.
    发明授权
    센서와 이를 포함하는 데이터 처리 시스템 有权
    传感器和数据处理系统相同

    公开(公告)号:KR101823347B1

    公开(公告)日:2018-02-01

    申请号:KR1020110068071

    申请日:2011-07-08

    CPC classification number: H04N5/3696 H01L27/14609

    Abstract: 센서가개시된다. 상기센서는컬러픽셀및 깊이픽셀을포함하는픽셀어레이, 상기컬러픽셀의동작을제어하기위한다수의제1제어신호들을공급하기위한다수의신호라인들을포함하는제1신호라인그룹, 및상기깊이픽셀의동작을제어하기위한다수의제2제어신호들을공급하기위한다수의신호라인들을포함하는제2신호라인그룹을포함한다.

    Abstract translation: 图像传感器包括单位像素,该单位像素包括具有深度像素的多个彩色像素。 第一信号线组的第一信号线组用于提供控制多个彩色像素的操作的第一控制信号,并且独立的第二信号线组的第二信号线用于提供控制深度的操作的第二控制信号 像素。

    포토게이트 구조와 감지 트랜지스터를 포함하는 CMOS 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 시스템
    30.
    发明公开
    포토게이트 구조와 감지 트랜지스터를 포함하는 CMOS 이미지 센서, 이의 동작 방법, 및 이를 포함하는 이미지 처리 시스템 审中-实审
    具有光学结构和感光晶体管的CMOS图像传感器,其方法和包括其的散热处理系统

    公开(公告)号:KR1020140047524A

    公开(公告)日:2014-04-22

    申请号:KR1020130101728

    申请日:2013-08-27

    Abstract: A CMOS image sensor includes a pixel array comprising multiple pixels, wherein each pixel includes a photogate structure which is controlled based on a first gate voltage and a sensing transistor which includes a charge pocket region formed in a substrate region and is controlled based on a second gate voltage. The photogate structure collects charges generated in response to light incident upon the substrate region based on the first gate voltage. The sensing transistor controls at least one among the threshold voltage of the sensing transistor and the current flowing in the sensing transistor in response to charges transmitted from the photogate structure to the charge pocket region based on the difference between the first gate voltage and the second gate voltage.

    Abstract translation: CMOS图像传感器包括包括多个像素的像素阵列,其中每个像素包括基于第一栅极电压控制的光栅结构和感测晶体管,所述感光晶体管包括形成在衬底区域中的电荷袋区域,并且基于第二栅极电极 栅极电压。 光栅结构基于第一栅极电压收集响应于入射在衬底区域上的光而产生的电荷。 感测晶体管响应于基于第一栅极电压和第二栅极之间的差从光栅结构传输到电荷阱区域的电荷,控制感测晶体管的阈值电压和在感测晶体管中流动的电流中的至少一个 电压。

Patent Agency Ranking