반도체 메모리 장치의 테스트 방법 및 회로
    21.
    发明授权
    반도체 메모리 장치의 테스트 방법 및 회로 失效
    半导体存储器件的测试方法和电路

    公开(公告)号:KR1019940008725B1

    公开(公告)日:1994-09-26

    申请号:KR1019920020851

    申请日:1992-11-07

    Abstract: The method for testing semiconductor memory devices includes the steps of deciding a test mode, deciding a test cycle, generating an address according to Y-march method in response to the decided cycle timing, and testing write and read operations, comparing the address input to the memory cell with data output from the memory cell, and performing reflash if a reflash request signal is input to the memory device, thereby effectively detecting the characteristic inferiority of the cell access transistor of the memory device, and microbridge.

    Abstract translation: 用于测试半导体存储器件的方法包括以下步骤:响应于所决定的周期定时,根据Y-march方法决定测试周期,生成地址,测试写入和读取操作,将地址输入与 所述存储单元具有从所述存储单元输出的数据,并且如果将所述擦除请求信号输入到所述存储器件,则执行刷新,从而有效地检测所述存储器件和所述存储器件的单元存取晶体管的特性劣势。

    저장 장치의 온도별 데이터 관리 방법
    22.
    发明公开
    저장 장치의 온도별 데이터 관리 방법 审中-实审
    通过温度管理存储设备的数据的方法

    公开(公告)号:KR1020160147509A

    公开(公告)日:2016-12-23

    申请号:KR1020150084328

    申请日:2015-06-15

    Inventor: 조성범

    Abstract: 저장장치의온도별데이터관리방법에대하여개시된다. 버퍼메모리를포함하는저장장치의데이터관리방법은, 저장장치의온도를측정하는단계, 온도에따라버퍼메모리의리프레쉬인터벌과리프레쉬인터벌마다의버스트리프레쉬수를변경하는단계, 그리고온도에따라변경된리프레쉬인터벌과버스트리프레쉬수에기초하여버퍼메모리의데이터를리프레쉬하는단계를포함한다.

    Abstract translation: 管理存储装置响应于温度的数据的方法可以包括测量存储装置的温度,响应于测量的温度改变缓冲存储器的刷新间隔的持续时间,响应于在刷新间隔期间改变刷新间隔的数量 基于刷新间隔和响应于温度改变的刷新脉冲串的数量的缓冲存储器的测量温度和刷新数据。

    반도체 메모리 장치
    23.
    发明授权
    반도체 메모리 장치 有权
    半导体存储器件

    公开(公告)号:KR100735751B1

    公开(公告)日:2007-07-06

    申请号:KR1020050129929

    申请日:2005-12-26

    Inventor: 이희춘 조성범

    CPC classification number: G11C29/14 G11C29/1201 G11C2029/2602

    Abstract: 본 발명은 반도체 메모리 장치를 공개한다. 그 장치는 복수개의 메모리 영역들을 구비하는 메모리 셀 어레이와, 테스트에 따른 리딩시에 외부로부터 인가되는 어드레스를 디코딩하여 복수개의 메모리 영역들 모두를 동시에 선택하는 신호들을 발생하는 어드레스 디코딩부와, 테스트에 따른 라이팅시에 외부로부터 인가되는 테스트 패턴 데이터들을 수신하여 복수개의 메모리 영역들 각각에 라이트하며, 테스트에 따른 리딩시에 복수개의 메모리 영역들 중 하나의 메모리 영역으로부터 출력되는 테스트 패턴 데이터들을 리드하는 데이터 입출력 제어부와, 테스트에 따른 라이팅시에 테스트 패턴 데이터들을 데이터 입출력 제어부로 전송하고, 테스트에 따른 리딩시에 출력 제어 신호에 응답하여 데이터 입출력 제어부로부터 출력되는 데이터들을 외부로 출력하는 데이터 입출력부와, 테스트에 따른 리딩시에 복수개의 메모리 영역들 각각으로부터 출력되는 테스트 패턴 데이터들을 비교하여 데이터의 출력 여부를 결정하는 출력 제어 신호를 발생하는 테스트 제어 신호 발생부를 구비하는 것을 특징으로 한다. 따라서 복수개의 테스트 패턴 데이터들을 통해 특정 메모리 블록뿐만 아니라 테스트 패턴 데이터를 출력하지 않은 나머지 메모리 블록들의 정상 동작 여부도 동시에 확인할 수 있도록 하여 고주파수 테스트의 시간과 비용을 획기적으로 감소시켜 준다.

    입력 및 출력이 공유된 스택 메모리 장치 및 그 테스트 방법
    24.
    发明公开
    입력 및 출력이 공유된 스택 메모리 장치 및 그 테스트 방법 无效
    具有通用输入和输出的堆叠存储器件及其测试方法

    公开(公告)号:KR1020060036512A

    公开(公告)日:2006-05-02

    申请号:KR1020040085384

    申请日:2004-10-25

    Inventor: 조성범

    Abstract: 입력 및 출력이 공유된 스택 메모리 장치 및 그 테스트 방법이 개시된다. 본 발명의 실시예에 따른 스택 메모리 장치는 복수의 메모리 소자들을 구비한다. 상기 복수의 메모리 소자들 각각은 출력 데이터를 소정의 레벨로 드라이빙하는 드라이버부를 구비한다. 상기 드라이버부는 제 1 드라이버, 제 2 드라이버, 및 제어부를 구비한다. 제 1 드라이버는 제 1 제어신호에 응답하여 상기 출력 데이터를 제 1 레벨로 드라이빙한다. 제 2 드라이버는 제 2 제어신호에 응답하여 상기 제 1 드라이버의 출력을 제 2 레벨로 드라이빙한다. 제어부는 상기 제 1 및 제 2 제어신호를 발생한다. 상기 각각의 드라이버부들로부터 출력되는 데이터들은 공통으로 연결되어 하나의 스택 메모리 출력신호로서 출력된다. 본 발명의 실시예에 따른 스택 메모리 장치는 스택 메모리에 장착된 메모리 소자들을 동시에 테스트할 수 있으며, 이에 따라 테스트 시간을 단축시킬 수 있는 장점이 있다.
    스택 메모리, 메모리 테스트, 드라이버부

    테스트 패턴 신호의 주파수를 선택적으로 가변시키는반도체 메모리 장치의 테스트 장치 및 그 테스트 방법
    25.
    发明公开
    테스트 패턴 신호의 주파수를 선택적으로 가변시키는반도체 메모리 장치의 테스트 장치 및 그 테스트 방법 失效
    用于测试能够通过包括频率变化部分选择性地改变测试模式信号频率的半导体存储器件的测试装置和方法

    公开(公告)号:KR1020050022196A

    公开(公告)日:2005-03-07

    申请号:KR1020030058777

    申请日:2003-08-25

    Inventor: 조성범

    CPC classification number: G11C29/56004 G11C29/56 G11C29/56012

    Abstract: PURPOSE: An apparatus and a method for testing a semiconductor memory device are provided to test the semiconductor memory device that has high operation frequency by changing frequency of test pattern signals selectively. CONSTITUTION: An apparatus(200) for testing a semiconductor memory device comprises a main tester(201); an input frequency changing part(202) for changing the first input test pattern signals(DR1-DRN) to a second input test pattern signals(DRS1-DRST) of the second frequency in response to a first program control signal; an output frequency changing part(203) for changing the second output test pattern signals(CPS1-CPST) of the second frequency to the first output test pattern signals(CP1-CPN) in response to the second program control signal. Wherein, the first input test pattern signals(DR1-DRN) are the first parallel data signals of low frequency, the second input test pattern signals(DRS1-DRST) are the first serial data signals of high frequency, the second output test pattern signals(CPS1-CPST) are the second serial data signals of high frequency, and the first output test pattern signals(CP1-CPN) are the second parallel data signals of low frequency.

    Abstract translation: 目的:提供一种用于测试半导体存储器件的装置和方法,用于通过选择性地改变测试图案信号的频率来测试具有高操作频率的半导体存储器件。 构成:用于测试半导体存储器件的装置(200)包括主测试器(201); 用于响应于第一编程控制信号将第一输入测试图形信号(DR1-DRN)改变为第二频率的第二输入测试图形信号(DRS1-DRST)的输入频率改变部分(202) 用于响应于第二程序控制信号将第二频率的第二输出测试模式信号(CPS1-CPST)改变为第一输出测试模式信号(CP1-CPN)的输出频率变化部分(203)。 其中,第一输入测试码信号(DR1-DRN)是低频的第一并行数据信号,第二输入测试码信号(DRS1-DRST)是高频的第一串行数据信号,第二输出测试码信号 (CPS1-CPST)是高频的第二串行数据信号,第一输出测试码信号(CP1-CPN)是低频的第二并行数据信号。

    씨엠피 패드 컨디셔닝 디스크 및 컨디셔너, 그 디스크의 제조방법, 재생방법 및 세정방법
    26.
    发明公开
    씨엠피 패드 컨디셔닝 디스크 및 컨디셔너, 그 디스크의 제조방법, 재생방법 및 세정방법 无效
    CMP垫调节盘和调节器,盘的制造方法,回收和清洁方法

    公开(公告)号:KR1019990081117A

    公开(公告)日:1999-11-15

    申请号:KR1019980014858

    申请日:1998-04-25

    Abstract: 본 발명은 연마패드의 컨디셔닝 효과를 향상시키는 씨엠피 패드 컨디셔닝 디스크 및 컨디셔너, 그 디스크의 제조방법, 재생방법 및 세정방법에 관한 것이다.
    본 발명에 의한 컨디셔닝 디스크는 디스크 몸체의 표면 상에 연마그레인의 크기별로 구분되는 영역이 구획 형성되어 이루어진다.
    본 발명에 의한 컨디셔닝 디스크의 제조방법은 디스크의 몸체에 접착막을 소정의 두께로 나누어 반복수행하여 형성한다. 또한, 상기 제생방법은 기 사용한 컨디셔닝 디스크의 몸체로부터 연마그레인을 탈리한 후, 상기 제조방법을 수행하는 것이다.
    본 발명에 의한 컨디셔닝 디스크의 세정방법은 기 사용한 컨디셔닝 디스크를 불화수소 또는 비오이 용액에 담가 막질부산물을 제거하여 세정한다.
    따라서, 연마패드의 컨디셔닝 능력과 수명이 향상되어 원가가 절감되는 효과가 있었다.

    인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법
    27.
    发明公开
    인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법 失效
    原位监测等离子体蚀刻设备,原位监测方法,用于去除等离子体蚀刻室中的残留物的原位清洁方法

    公开(公告)号:KR1019990058999A

    公开(公告)日:1999-07-26

    申请号:KR1019970079194

    申请日:1997-12-30

    Abstract: 본 발명은 RGA-QMS(Residual Gas Analyzer - Quadrupole Mass Spectrometer)을 사용하여 폴리실리콘 플라즈마 식각공정 및 식각공정 수행 후 인시튜(in-situ)로 식각챔버내를 세정하는 공정 레시피 최적화에 관한 것이다.
    본 발명의 식각장치는, 플라즈마를 이용한 식각챔버; 공정가스 공급수단; 폐가스를 펌핑수단에 의해 제거하는 폐가스 배기수단; 식각챔버에 연결되어 식각챔버내의 가스를 차압을 이용하여 샘플링하는 샘플링 매니폴드; 및 상기 샘플링 매니폴드로부터의 샘플링가스를 분석하는 가스분석기를 구비하며, 상기 샘플링 매니폴드로부터 가스를 인라인으로 샘플링하여 식각공정 및 세정공정의 공정레시피를 최적화한다.
    따라서, 공정시간의 단축과 설비의 수명연장 및 생산성 향상의 효과가 있다.

    반도체소자 제조용 필터 분석장치
    28.
    发明公开
    반도체소자 제조용 필터 분석장치 无效
    用于半导体器件制造的滤波分析

    公开(公告)号:KR1019980055050A

    公开(公告)日:1998-09-25

    申请号:KR1019960074256

    申请日:1996-12-27

    Inventor: 강희세 조성범

    Abstract: 본 발명은 반도체소자 제조공정에 사용되는 필터에 부착된 입자를 분석하는 반도체소자 제조용 필터 분석장치에 관한 것이다.
    본 발명은, 복수의 필터를 통과하며 필터링된 고순도의 가스가 분석용 필터를 통과한 후, 특정크기 이상의 입자의 갯수를 카운트할 수 있는 제 1 응축핵계수기로 공급되도록 구성된 반도체소자 제조용 필터 분석장치에 있어서, 상기 분석용 필터와 상기 제 1 응축핵계수기 사이에 제 1 분기라인을 형성하여 특정크기 이하의 입자갯수를 카운트할 수 있는 제 2 응축핵계수기를 연결하고, 상기 분석용 필터와 상기 제 1 응축핵계수기 사이에 또다른 제 2 분기라인을 형성하여 입자포집장치를 연결하여 이루어진다.
    따라서, 분석용 필터에서 아웃개싱되는 입자의 분포 및 입자의 크기, 형태, 성분 등을 평가할 수 있는 효과가 있다.

    반도체제조 공정설비의 불순물 분석방법
    29.
    发明公开
    반도체제조 공정설비의 불순물 분석방법 无效
    分析半导体制造工艺设备中杂质的方法

    公开(公告)号:KR1019980051969A

    公开(公告)日:1998-09-25

    申请号:KR1019960070896

    申请日:1996-12-24

    Inventor: 강희세 조성범

    Abstract: 본 발명은 가스공급라인 및 공정챔버 상에 흡착된 불순물을 용이하게 분석할 수 있는 반도체제조 공정설비의 불순물 분석방법에 관한 것이다.
    본 발명은, 가스공급용 부품이 설치된 반응가스공급라인 또는 공정챔버에 선택적으로 입자계수기, 수분농도분석기, 산소농도분석기, 이동식 대기압이온화질량분석기를 설치하는 단계; 상기 반응가스공급라인 또는 공정챔버에 운반용가스를 공급하는 단계; 및 상기 운반용가스에 의해서 상기 가스공급용 부품 또는 공정챔버에서 제거된 불순물과 혼합된 상기 운반용가스를 선택적으로 설치된 상기 입자계수기, 수분농도분석기, 산소농도분석기, 이동식 대기압이온화질량분석기를 이용하여 분석하는 단계로 이루어짐을 특징으로 한다.
    따라서, 분석공정의 분석결과에 신뢰성을 가질 수 있는 효과가 있다.

    반도체 제조설비용 N2 클리닝 시스템
    30.
    发明公开
    반도체 제조설비용 N2 클리닝 시스템 无效
    半导体制造设备的N2清洗系统

    公开(公告)号:KR1019980031833A

    公开(公告)日:1998-07-25

    申请号:KR1019960051395

    申请日:1996-10-31

    Abstract: 부적합한 재질의 플렉시블 호스 배관과 그 N
    2 건 형태를 개선하여 보다 클리닝 효율을 높인 반도체 제조설비용 N
    2 클리닝 시스템에 관한 것이다.
    본 발명의 반도체 제조설비용 N
    2 클리닝 시스템은, 공급되는 N
    2 가스의 최초 과다한 압력을 사용에 적절한 압력으로 감소시키는 레귤레이터(22)와, 상기 조절된 N
    2 가스내에 포함되어 있는 파티클을 제거하는 1차 가스필터(23)와, N
    2 가스 클리너의 전체동작(On/Off 및 유량조절)을 조절하는 매뉴얼밸브(24)와, 1차로 정제된 N
    2 가스를 2차로 정제하는 2차 가스필터(26)와, 상기 매뉴얼밸브(24)와 2차 가스필터(26)를 연결하는 타이건 튜브(25)와, 상기 2차 가스필터(26)에 부착되어 2차에 걸쳐 정제된 N
    2 가스를 정확한 지역을 분사할 수 있도록 하는 SUS 튜브(27)로 구성된 것이다.
    따라서 부적합한 재질의 플렉시블 호스 배관이 제거되고 N
    2 건 형태가 개선됨으로써 보다 클리닝 효율이 높아지고, N
    2 건이 개발됨으로써 반도체 제조에 있어 최대의 오염원인 입자오염을 제거하여 N
    2 건에 의한 클리닝 효율이 극대화되는 효과가 있다.

Patent Agency Ranking