-
公开(公告)号：KR100541397B1
公开(公告)日：2006-05-09
申请号：KR1019980024058
申请日：1998-06-25
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: 본 발명은 비지에이 패키지(BGA package)에 관한 것으로, 더욱 구체적으로는 비지에이 패키지의 외부 접속단자인 솔더 볼들(Solder ball)이 형성되는 소정의 영역이 반도체 칩이 실장된 기판(Substrate)의 넓이에 비해 상대적으로 적은 경우 기판이 휘어지는 등의 결함과 그로 인하여 발생하는 반도체 칩의 손상 등을 방지할 수 있는 비지에이 패키지의 구조에 관한 것이며, 이를 위하여 솔더 볼들이 형성된 소정의 영역을 제외한 기판의 하면에 절연성의 코팅층을 갖는 더미 솔더 볼들이 형성된 비지에이 패키지의 구조를 개시하고, 또한 소정의 영역을 제외한 기판의 하면에 절연 테이프를 부착한 비지에이 패키지의 구조를 개시하며, 이러한 구조를 통하여 솔더 볼이 형성된 소정의 영역의 상대적인 넓이에 따라 비지에이 패키지가 휘어지는 등의 결함을 방지하여 신뢰성 검사의 수율을 향상할 수 있으며, 반도체 칩의 손상을 방지할 수 있다.
-
公开(公告)号：KR100475079B1
公开(公告)日：2005-03-10
申请号：KR1020020032972
申请日：2002-06-12
Applicant: 삼성전자주식회사
IPC: H01L23/36
CPC classification number: H01L23/3128 , H01L23/24 , H01L23/36 , H01L24/45 , H01L24/48 , H01L2224/45144 , H01L2224/48091 , H01L2224/73265 , H01L2224/92247 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/12042 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , Y10T29/49156 , H01L2924/00014 , H01L2924/00015 , H01L2924/00 , H01L2924/00012
Abstract: 본 발명은 고전압용 BGA 패키지 및 그의 제조방법에 관한 것이다. 본 발명의 고전압용 BGA 패키지는, 중앙에 소정의 관통구를 가진 판 상의 인쇄회로기판과, 상기 인쇄회로기판과 동일한 형태의 관통구를 가지고 상부에 형성된 금속막과, 인쇄회로기판의 하부면에 형성된 연결패드와, 인쇄회로기판의 하부면에 관통구를 둘러싸고 연결패드와 인접하여 소정의 매트릭스 형태로 배열된 솔더볼과, 금속막의 상부에 형성되고 고열전도율의 전기적 절연체막을 포함하는 히트 스프레더와, 이 히트 스프레더의 하부면에 관통구를 통하여 하향하도록 부착되고 연결패드와 골드 와어링(wiring)된 복수의 접착패드를 가진 반도체 칩 및 관통구를 충진하면서 반도체 칩의 하부면에 형성된 패시브막을 포함한다.
이렇게 히트 스프레더로서 절연성의 세라믹 재료를 개재하여 사용함으로써, 반도체 칩과 히트 스프레더 사이에 필연적으로 발생하는 정전하를 현저히 감소시켜 ESD 검사시 및 셋업 상에 본 발명의 패키지를 실장할 때 발생하는 정전하 방전에 의한 ESD 불량을 감소시킬 수 있다.-
公开(公告)号：KR1020000039057A
公开(公告)日：2000-07-05
申请号：KR1019980054262
申请日：1998-12-10
Applicant: 삼성전자주식회사
IPC: H01L23/50
Abstract: PURPOSE: A ball grid package is provided to employ any chips of various size in either structure of fan-in or fan-out. CONSTITUTION: A ball grid array package includes a chip(10) attached under a printed circuit board(12) by an elastomer(17) such as silicone. While the chip(10) has balls(20) centrally formed on a top surface thereof, the printed circuit board(12) has a window(18) centrally formed therein and exposing the balls(20). Through the window(18), the balls(20) are connected with circuit patterns on the printed circuit board(12) by wires(22). A mold layer(16) covers all of the wires(22), the window(18) and balls(20), and another mold layer(16) covers sides of the chip(10) and the bottom of the board(12). A plurality of solder balls(14) are formed on the top of the board(12) and then connected with the circuit patterns on the board(12), surrounding the mold layer(16) on the chip(10). Both mold layers(16) are formed in a mold die having top and bottom cavities by a conventional transfer molding method.
Abstract translation: 目的：提供球栅包装，以在任何风扇或扇出的结构中采用各种尺寸的任何芯片。 构成：球栅阵列封装包括通过弹性体（17）如硅树脂附着在印刷电路板（12）下面的芯片（10）。 当芯片（10）在其顶表面上居中形成有球（20）时，印刷电路板（12）具有中心地形成在其中并露出球（20）的窗（18）。 通过窗口（18），球（20）通过电线（22）与印刷电路板（12）上的电路图案相连。 模具层（16）覆盖所有的导线（22），窗口（18）和滚珠（20），而另一模具层（16）覆盖芯片（10）的侧面和板（12）的底部， 。 多个焊球（14）形成在板（12）的顶部上，然后与板（12）上的电路图案相连，围绕芯片（10）上的模层（16）。 两个模具层（16）通过常规的传递模塑方法形成在具有顶部和底部空腔的模具模具中。
-
公开(公告)号：KR1019990025705A
公开(公告)日：1999-04-06
申请号：KR1019970047428
申请日：1997-09-13
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 본 발명에 의한 고전력 칩 스케일 패키지(CSP) 및 그 제조방법은, 관통 홀 주변의 기판 하부면이 소정 두께 리세스되고, 그 상부면에는 복수개의 딤플이 형성된 구조를 갖는 금속 기판이나 또는 관통 홀 주변의 기판 하부면이 소정 두께 리세스된 구조를 갖는 인쇄회로기판(PCB)을 이용하여 CSP를 제조하도록 이루어져, 첫째, 본딩 패드와 금속 배선이 기판의 리세스된 면에서 금속 와이어에 의해 전기적으로 연결되므로, 용이한 와이어 본딩 작업이 가능하게 되고 둘째, 성형수지가 기판(금속 기판 또는 PCB)의 리세스된 부분을 포함한 관통 홀 내부에만 채워지도록 봉지되므로, 포팅 공정 진행의 어려움을 해결할 수 있게 되며 셋째, 제품 조립후 반도체 칩과 기판 간의 열팽창 계수 차이로 인해 야기되던 CSP의 휨 현상을 방지할 수 있게 되므로, 솔더 볼의 코플� ��이너리티(coplanarity)를 확보할 수 있게 되고 넷째, 금속 기판의 상면에 형성된 복수개의 딤플로 인하여, 반도체 칩과 금속 기판 간의 접착력을 강화시킬 수 있게 되며 다섯째, 반도체 칩과 솔더 볼 사이에 금속 기판이 놓여지므로, CSP의 열방출 능력을 향상시킬 수 있게 된다.
-
公开(公告)号：KR1019980021723A
公开(公告)日：1998-06-25
申请号：KR1019960040670
申请日：1996-09-18
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: 본 발명은 슬롯이 형성되어 있는 다이 패드에 폴리이미드 접착제를 도포하여 칩을 접착하는 방법을 제공하여 접착력이 강화된 반도체 패키지를 제공하는 것에 관한 것으로서, 다이패드부에 슬롯이 형성되어 있는 리드 프레임을 준비하는 단계; 니들이 형성되어 있는 에폭시 도팅 장치를 이용하여 폴리이미드 접착제를 상기 다이패드에 소정의 양을 일정한 간격으로 도팅 하는 단계; 상기 다이패드에 도팅된 폴리이미드를 열경화 시키는 단계; 상기 접착제가 다이패드부에 접착할 칩을 정 위치에 정열하고 올려 놓는 단계; 및 상기 다이패드에 올려진 칩을 지지하고, 그 칩 상부면을 치공구로 압착하여 칩을 다이패드에 접착 고정하는 단계를 포함하는 것을 특징으로 하는 폴리이미드 접착제를 이용한 칩 접착 방법을 제공하여 반도체 패키지의 신뢰성 향상 및 기존의 장비를 이용하여 비용절감의 이점(利點)이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019980020499A
公开(公告)日：1998-06-25
申请号：KR1019960038991
申请日：1996-09-09
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: 본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 반도체 제조 공정중 성형 수지 몰딩공정에서 불량 발생을 방지할 수 있는 플랫형 리드 프레임을 이용한 반도체 칩 패키지에 관한 것으로, 인너 리드와 다이 패드를 구비한 리드 프레임과, 상기 리드 프레임의 다이 패드에 부착된 본딩 패드가 구비된 반도체 칩과, 상기 본딩 패드와 상기 인너 리드를 전기적으로 연결하는 와이어로 구성되어 전체가 성형 수지로 몰딩된 반도체 칩 패키지에 있어서, 상기 리드 프레임은 상기 다이 패드가 상기 인너 리드와 수평이고, 상기 다이 패드 하부면에 상기 반도체 칩이 접착되는 플랫형 리드 프레임인 것을 특징으로 한다.
-
公开(公告)号：KR1019970016619A
公开(公告)日：1997-04-28
申请号：KR1019950033388
申请日：1995-09-30
Applicant: 삼성전자주식회사
Abstract: 본 발명은 번인 테스트용 기판상에 형상 기억 합금의 접속용 핀들을 설치하고 있어 번인 테스트용 기판상에 반도체 칩 패키지를 직접 올려 놓고 온도를 변화시킴에 따라 그 반도체 칩 패키지의 외부리드들과 그 접속용 핀들을 전기적으로 접속/비접속시킴으로써 반도체 칩 패키지를 용이하게 장착/탈착할 수 있다.
-
-
公开(公告)号：KR102245003B1
公开(公告)日：2021-04-28
申请号：KR1020140080054
申请日：2014-06-27
Applicant: 삼성전자주식회사
Abstract: 본발명은반도체패키지및 그제조방법에관한것으로, 패키지기판을바라보는제1 면과그 반대면인제2 면을관통하는적어도하나의관통전극을갖는제1 반도체칩; 상기제1 반도체칩을몰딩하되상기제1 반도체칩의제2 면을노출시키는몰딩막; 상기제1 반도체칩의제2 면상에적층되고, 상기제1 반도체칩에비해큰 크기를가져상기제1 반도체칩의외곽으로돌출된오버행을가지며, 상기적어도하나의관통전극과전기적으로연결되는적어도하나의연결단자를갖는제2 반도체칩; 및상기제1 반도체칩과상기제2 반도체칩 사이에제공된비전도성필름을포함한다.
-
-
-
-
-
-
-
-
-
Search Results
175
records
(took 0.024 seconds)
