公开(公告)号：KR1020060018376A

公开(公告)日：2006-03-02

申请号：KR1020040066723

申请日：2004-08-24

Applicant: 삼성전자주식회사

Inventor： 김형호 ,  유기원

IPC: H04N19/43 ,  H04N19/51

CPC classification number: H04N19/433 ,  H04N19/176 ,  H04N19/51 ,  H04N19/61

Abstract: 매크로 블록 단위의 내부 메모리를 사용한 인트라 예측방법 및 그 방법을 사용한 영상처리장치가 개시된다. 본 발명에 따라, 영상처리장치는 소정의 블록단위로 인트라 예측을 수행하는 인트라 프리딕션 수행부; 상기 인트라 프리딕션 수행부로부터 인접화소 데이터 요구신호를 수신하는 인접화소 데이터 요구신호 수신부; 상기 인접화소 데이터 요구신호 수신부에 구비되어 있으며, 외부 메모리로부터 인접화소 데이터를 가져와 상기 인트라 프리딕션 수행부에 마련된 내부 메모리로 전달하는 DMA 수행부를 포함하는 것을 특징으로 한다. 이에 의해, 적은 크기의 내부 메모리를 구비하고 다른 모듈의 DMA 수행부를 이용함으로써, 코덱의 크기를 줄일 수 있는 효과가 있다.

公开(公告)号：KR100403621B1

公开(公告)日：2003-10-30

申请号：KR1020010016871

申请日：2001-03-30

Applicant: 삼성전자주식회사

Inventor： 김형호 ,  정예정

IPC: H01L23/544

CPC classification number: H05K1/0268 ,  G01R31/2818 ,  G09G3/006 ,  H01L22/20 ,  H01L22/32 ,  H01L23/5387 ,  H01L2924/0002 ,  H01L2924/014 ,  H05K1/0293 ,  H05K1/11 ,  H05K1/189 ,  H05K2201/0305 ,  H05K2201/09381 ,  H05K2203/173 ,  H01L2924/00

Abstract: A chip on film (COF) package comprising a test pad for testing the electrical function of a semiconductor chip and a method for manufacturing same are provided. The COF package comprises a semiconductor chip mounted on a base film, a signal-input portion for receiving data and control signals and transmitting the data and control signals to the semiconductor chip, a plurality of passive elements connected to terminals of the semiconductor chip, and a plurality of test pads for testing one or more terminals of the semiconductor chip that are not connected to the signal-input portion. The test pads of the COF package are capable of testing a plurality of internal terminals which are integrated into one terminal and do not connected to the signal-input portion, thereby easily testing the electrical function of the chip.

Abstract translation: 提供了包括用于测试半导体芯片的电功能的测试焊盘的芯片上封装（COF）封装及其制造方法。 COF封装包括安装在基膜上的半导体芯片，用于接收数据和控制信号并将数据和控制信号传输到半导体芯片的信号输入部分，连接到半导体芯片的端子的多个无源元件，以及 多个测试焊盘，用于测试没有连接到信号输入部分的半导体芯片的一个或多个端子。 COF封装的测试焊盘能够测试集成到一个端子中并且不连接到信号输入部分的多个内部端子，从而容易地测试芯片的电功能。

公开(公告)号：KR1020000018703A

公开(公告)日：2000-04-06

申请号：KR1019980036430

申请日：1998-09-04

Applicant: 삼성전자주식회사

Inventor： 김형호

IPC: H05K1/11

CPC classification number: H05K3/28 ,  H05K1/11 ,  H05K3/3436 ,  H05K2201/10734

Abstract: PURPOSE: An array terminal type package is provided to reinforce an adhesion power of a terminal by forming an array at one plane of a package by a spin coating fashion. CONSTITUTION: The array terminal type package comprises a coating film (13) which is formed on a plane to cover a lower part of a terminal by a predetermined height in order to reinforce an adhesion power. The terminal for an electric connect to one plane of the package (10) by an array shape is formed on the plane. The coating film (13) is formed to have a thickness below a half of the terminal height. The coating film (13) comprises a polymer resin.

Abstract translation: 目的：提供阵列端子型封装以通过以旋涂方式在封装的一个平面上形成阵列来增强端子的附着力。 构成：阵列端子型封装包括涂覆膜（13），其形成在平面上以将终端的下部覆盖预定高度以增强粘附力。 在平面上形成电连接到封装（10）的一个平面的阵列形状的端子。 涂膜（13）形成为具有低于端子高度的一半的厚度。 涂膜（13）包含聚合物树脂。

公开(公告)号：KR100196290B1

公开(公告)日：1999-06-15

申请号：KR1019960044180

申请日：1996-10-05

Applicant: 삼성전자주식회사

Inventor： 김형호 ,  이승민

IPC: H01L21/60

Abstract: 본 발명은 봉지 댐을 갖는 탭(TAB) 캐리어 및 그를 이용한 탭 패키지에 관한 것으로서, 종래의 탭 패키지의 봉지 공정에 있어서 봉지용 액상 수지의 제어 및 탭 캐리어 표면의 보호를 목적으로 탭 테이프 상에 형성된 보호층이 리드를 따라 물결 무늬로 형성되기 때문에, 액상 수지가 도포될 때나 도포 후 경화될 때 일정한 두께 및 분포를 유지할 수 없는 문제점을 해결하기 위한 것이다.
즉, 본 발명은 보호층 또는 액상 수지와 같은 재질로서 포팅 바늘과 같은 기구를 이용하여 보호층 상부면에 일정한 높이를 갖도록 별도의 봉지 댐을 형성함으로써, 보호층 밖으로 액상 수지가 흘러 넘치는 것을 방지하고 일정한 두께로서 고르게 봉지 영역이 분포될 수 있도록 제어해 줄 수 있기 때문에 봉지 공정의 신뢰성이 개선되는 이점이 있다.

公开(公告)号：KR1019990038420A

公开(公告)日：1999-06-05

申请号：KR1019970058128

申请日：1997-11-05

Applicant: 삼성전자주식회사

Inventor： 김형호

IPC: H05K3/34

Abstract: 본 발명은 인쇄회로기판의 랜드패턴에 관한 것으로, 인쇄회로기판의 랜드패턴의 크기를 솔더 레지스트의 개구부 보다 크게 형성함으로써 개구부가 랜드패턴을 벗어나 랜드패턴의 접합면적이 줄어드는 것을 방지하고 또한, 랜드패턴을 제외한 인쇄회로기판의 전영역을 솔더 레지스트로 도포하여 수분이나 불순물들이 침투하는 것을 방지하여 제품의 신뢰성을 향상시킬 수 있다.

公开(公告)号：KR1019980014585A

公开(公告)日：1998-05-25

申请号：KR1019960033617

申请日：1996-08-13

Applicant: 삼성전자주식회사

Inventor： 조태제 ,  안승호 ,  송영재 ,  김형호

IPC: H01L23/48

Abstract: 본 발명은 금속 박판의 상면에 접착층을 형성시키는 접착층 형성 단계, 상기 접착층을 포함하도록 상기 금속 박판의 양면에 포토 레지스트막을 형성시키는 포토 레지스트막 형성 단계, 상기 포토 레지스트막이 형성된 상기 금속 박판에 방사(放射)를 통하여 노광된 부분과 미노광된 부분을 형성시키는 노광 단계, 상기 노광 단계에 의해 노광된 부분과 미노광된 부분을 소정의 현상액으로 현상시켜 상기 포토 레지스트막의 일부분을 제거시키는 현상 단계, 상기 현상 단계에서 상기 포토 레지스트막의 제거된 부분에 의해 노출된 상기 접착층의 노출 부위를 소정의 에칭액으로 제거시키는 접착층 에칭 단계, 상기 에칭 단계에 의해 노출된 상기 금속 박판의 노출된 부분을 제거시키는 금속 박판 에칭 단계, 상기 금속 박판의 포토 레지스트막을 제거시키는 포토 레지스트막 제거 단계를 포함하는 것을 특징으로 하는 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 제공함으로써, 리드 프레임에 반도체 칩을 실장시키는 공정이 간단해지고, 고가의 양면 접착 폴리이미드 테이프를 사용하지 않음으로 제조 원가를 절감시키는 효과를 나타내는 것을 특징으로 한다.

公开(公告)号：KR100727990B1

公开(公告)日：2007-06-13

申请号：KR1020050092661

申请日：2005-10-01

Applicant: 삼성전자주식회사

Inventor： 김형호 ,  이남숙

IPC: H04N19/51

Abstract: 인트라 예측 부호화 방법, 인트라 예측 부호화를 수행하는 동영상 부호화 장치가 개시된다. 본 발명에 따른 인트라 예측 부호화 방법은, 인트라 8×8 블록을 예측하기 위한 인접 화소를 필터링하는 단계; 인트라 8×8 블록을 4개의 4×4 블록으로 분할하는 단계; 및 필터링된 인접 화소를 이용하여 인트라 8×8 블록에 대하여 인트라 4×4 예측 부호화를 수행하는 단계를 포함한다. 본 발명에 의하면, 인트라 8×8 예측을 수행할 때 인트라 8×8 예측기를 별도로 마련하지 않고 인트라 4×4 예측을 이용하여 인트라 8×8 예측을 수행하여 하드웨어의 크기를 줄일 수 있다.
인트라 예측 부호화, 필터링, 인접 화소, 인코더, 하드웨어

公开(公告)号：KR1020070037532A

公开(公告)日：2007-04-05

申请号：KR1020050092661

申请日：2005-10-01

Applicant: 삼성전자주식회사

Inventor： 김형호 ,  이남숙

IPC: H04N19/51

CPC classification number: H04N19/159 ,  H04N19/11 ,  H04N19/137 ,  H04N19/176 ,  H04N19/82

Abstract: 인트라 예측 부호화 방법, 인트라 예측 부호화를 수행하는 동영상 부호화 장치가 개시된다. 본 발명에 따른 인트라 예측 부호화 방법은, 인트라 8×8 블록을 예측하기 위한 인접 화소를 필터링하는 단계; 인트라 8×8 블록을 4개의 4×4 블록으로 분할하는 단계; 및 필터링된 인접 화소를 이용하여 인트라 8×8 블록에 대하여 인트라 4×4 예측 부호화를 수행하는 단계를 포함한다. 본 발명에 의하면, 인트라 8×8 예측을 수행할 때 인트라 8×8 예측기를 별도로 마련하지 않고 인트라 4×4 예측을 이용하여 인트라 8×8 예측을 수행하여 하드웨어의 크기를 줄일 수 있다.
인트라 예측 부호화, 필터링, 인접 화소, 인코더, 하드웨어

公开(公告)号：KR100439128B1

公开(公告)日：2004-07-07

申请号：KR1020020020682

申请日：2002-04-16

Applicant: 삼성전자주식회사

Inventor： 김동한 ,  김형호

IPC: H01L23/28

CPC classification number: H01L22/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H01L2924/15173 ,  H01L2924/00

Abstract: A wiring pattern (70) formed on a base film (60) having a semiconductor chip mounting area (51), has output terminal patterns (74) extending from chip mounting area, and output test pads (78). One of the test pads is connected to each output terminal pads such that at least two pads are arranged in a row.

Abstract translation: 形成在具有半导体芯片安装区域（51）的基膜（60）上的布线图形（70）具有从芯片安装区域延伸的输出端子图形（74），并输出测试焊盘（78）。 其中一个测试焊盘连接到每个输出端子焊盘，使得至少两个焊盘排列成一排。

公开(公告)号：KR1020030082120A

公开(公告)日：2003-10-22

申请号：KR1020020020682

申请日：2002-04-16

Applicant: 삼성전자주식회사

Inventor： 김동한 ,  김형호

IPC: H01L23/28

CPC classification number: H01L22/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H01L2924/15173 ,  H01L2924/00

Abstract: PURPOSE: A tap tape for a TCP(Tape Carrier Package) is provided to be capable of minimizing the occupancy area of an output test pad region by improving the arrangement of the output test pads. CONSTITUTION: A tap tape(50) for a TCP is provided with a base film(60) having a plurality of chip mounting regions and a line pattern(70) formed at the base film. At this time, the line pattern includes an input terminal pattern(72) stretched to one side of the chip mounting region, an output terminal pattern(74) stretched to the other side of the chip mounting region, and a plurality of input/output test pads(76,78) formed at each end portion of the input and output terminal pattern. At the time, the output test pads are continuously arranged as a group and the group includes at least one row having at least two output test pads.

Abstract translation: 目的：提供用于TCP（磁带载体封装）的抽头磁带，以便通过改进输出测试焊盘的布置来最小化输出测试焊盘区域的占用面积。 构成：用于TCP的抽头带（50）设置有具有多个芯片安装区域的基膜（60）和形成在基膜上的线图案（70）。 此时，线条图案包括延伸到芯片安装区域的一侧的输入端子图案（72），延伸到芯片安装区域的另一侧的输出端子图案（74）和多个输入/输出 形成在输入和输出端子图案的每个端部处的测试焊盘（76,78）。 此时，输出测试焊盘被连续地排列成一组，并且该组包括至少一行具有至少两个输出测试焊盘。