-
公开(公告)号：KR1020050113734A
公开(公告)日：2005-12-05
申请号：KR1020040038823
申请日：2004-05-31
Applicant: 삼성전자주식회사
IPC: G01R31/319 , G01R31/3187 , G01R31/26
CPC classification number: G01R31/2851 , G01R31/2896 , G11C29/56
Abstract: 반도체 메모리 장치를 실장 상태에서 테스트 할 수 있는 테스트 장치 및 방법이 개시된다. n(2≤n)개의 칩선택단자들을 가진 피측정용 메모리 모듈이 삽입되는 제1슬롯, 시리얼 불휘발성 메모리만 장착된 더미 메모리 모듈이 각각 삽입되는 하나 이상의 제2슬롯들, m(1≤m
-
公开(公告)号：KR1020050083298A
公开(公告)日：2005-08-26
申请号：KR1020040011779
申请日：2004-02-23
Applicant: 삼성전자주식회사
IPC: H05K3/46
CPC classification number: H05K3/4641 , H01L2924/0002 , H05K2201/0352 , H05K2201/09736 , H01L2924/00
Abstract: 개선된 열 확산 성능을 갖는 다층 회로 보오드가 나타나 있다. 절연층들과 배선 도전층들이 교대로 적층된 다층 회로 보오드 구조에 있어서, 상기 배선 도전층들은; 회로소자들이 탑재되는 주 표면을 갖는 상부 배선 도전층과, 상기 상부 배선 도전층에 대향되어 하부 표면층을 이루는 하부 배선 도전층과, 상기 상부 배선 도전층과 상기 하부 배선 도전층간에 상기 절연층들의 일부를 개재하여 위치되며 설정된 두께를 갖는 내부 파워 도전층과, 상기 내부 파워 도전층과 상기 하부 배선 도전층간에 상기 절연층들의 또 다른 일부를 개재하여 위치되며 상기 내부 파워 도전층의 두께 보다 얇은 두께를 갖는 내부 신호라우팅 도전층을 구비함에 의해, 열확산 성능이 종래의 구조에 비해 대폭적으로 개선되어, 열 확산기의 부품 사이즈를 최소화 또는 줄이거나, 열 확산기의 탑재를 생략할 수 있는 효과가 있다.
-
公开(公告)号：KR1020170040719A
公开(公告)日：2017-04-13
申请号：KR1020150158992
申请日：2015-11-12
Applicant: 삼성전자주식회사
IPC: G11C11/4093 , G11C7/10 , G11C7/04
Abstract: 본발명은메모리컨트롤러의제어에의한 ZQ 글로벌매니징을수행할수 있는메모리시스템을개시한다. 메모리시스템은, ZQ 캘리브레이션회로를갖는복수의반도체메모리장치들을포함하며메모리슬롯에장착되는메모리모듈과, 메모리모듈을제어하는메모리컨트롤러를포함한다. 메모리컨트롤러는, 상기 ZQ 캘리브레이션회로의캘리브레이션결과데이터를상기메모리슬롯을통해수신하고상기메모리모듈이장착된상기메모리슬롯의신호로딩특성에따라상기 ZQ 캘리브레이션회로의파이널캘리브레이션값을결정하는 ZQ 글로벌매니징회로를포함한다.
Abstract translation: 本发明公开了一种存储器系统，该系统可以执行存储器控制器的控制的ZQ全球管理。 一种存储器系统，包括：多个具有ZQ校准电路，以及用于控制存储器模块和安装在所述内存插槽的存储器模块的存储器控制器半导体存储器设备。 的存储器控制器，通过校准接收ZQ全球管理导致ZQ校准电路中的数据的存储器槽，并确定在根据存储器时隙的信号负载特性ZQ校准电路的最终校准值，其中，所述存储器模块被安装 和的电路。
-
公开(公告)号：KR1020170037705A
公开(公告)日：2017-04-05
申请号：KR1020150136181
申请日：2015-09-25
Applicant: 삼성전자주식회사
CPC classification number: G11C29/34 , G06F3/0613 , G06F3/0647 , G06F3/0656 , G06F3/0688 , G06F12/0868 , G06F12/1009 , G06F2212/1016 , G06F2212/1024 , G11C5/04 , G11C7/1045 , G11C7/109 , G11C11/4076 , G11C11/4093 , G11C29/06 , G11C29/26 , G11C2029/0407
Abstract: 본발명의메모리모듈은멀티랭크구조에서병렬비트테스트시간을단축한다. 본발명에따른메모리모듈은, 기판에 DIMM 타입으로탑재되며적어도 2 이상의랭크들로이루어진복수의반도체메모리장치들을포함한다. 또한, 메모리모듈은반도체메모리장치들에대한병렬비트테스트동작이수행될때, 메모리컨트롤러에서인가되는비활성화랭크제어신호를모드레지스터셋 신호에따라정의된맵핑테이블에근거하여활성화랭크제어신호로변경함에의해상기병렬비트테스트동작이상기랭크들모두에대하여동시에수행되도록하는메모리버퍼를구비한다.
Abstract translation: 本发明的存储器模块缩短了多列结构中的并行位测试时间。 根据本发明的存储器模块包括多个半导体存储器件，所述多个半导体存储器件以DIMM型安装在基板上并且由至少两个或更多个等级构成。 此外，当在半导体存储器件上执行并行位测试操作时，存储器模块基于根据模式寄存器设置信号定义的映射表将存储器控制器施加的去激活等级控制信号改变为激活等级控制信号 以及用于同时执行所有并行位测试操作错误阈值的内存缓冲区。
-
公开(公告)号：KR101559382B1
公开(公告)日：2015-10-15
申请号：KR1020080121604
申请日：2008-12-03
Applicant: 삼성전자주식회사
Abstract: 메모리모듈은복수의데이터포트들및 복수의메모리디바이스들을포함한다. 상기복수의데이터포트들은각각해당데이터를수신/송신한다. 상기복수의메모리디바이스들은각각이상기데이터포트들중 해당하는데이터포트에연결되며적어도하나의랭크에속하는제1 세트의메모리디바이스들및 각각이적어도상기제1 세트의메모리디바이스들중 해당하는메모리디바이스를통하여상기해당데이터를수신및 송신하는적어도다른하나의랭크에속하는제2 세트의메모리디바이스들을구비한다.
-
Patent Agency Ranking
公开(公告)号：KR1020110054542A
公开(公告)日：2011-05-25
申请号：KR1020090111225
申请日：2009-11-18
Applicant: 삼성전자주식회사
CPC classification number: G01R31/31717 , G01R31/2884 , G01R31/3004 , G01R31/3185 , H01L22/34
Abstract: PURPOSE: A memory device and a memory test system are provided to supply a test result through an input/output terminal without an additional test terminal. CONSTITUTION: In a memory device and a memory test system, a connection terminal(ZQ) is connected to an external resistor. A reference voltage generator(130) generates at least one reference voltage. A detection unit(140) generates a detection signal which indicates the electrical connection between the connection terminal and the external resistor. An data input/output terminal receives and outputs data.
Abstract translation: 目的：提供存储器件和存储器测试系统，以通过输入/输出端子提供测试结果，而不需要附加的测试终端。 构成：在存储器件和存储器测试系统中，连接端子（ZQ）连接到外部电阻器。 参考电压发生器（130）产生至少一个参考电压。 检测单元（140）产生指示连接端子和外部电阻器之间的电连接的检测信号。 数据输入/输出端子接收并输出数据。
-
公开(公告)号：KR1020080006749A
公开(公告)日：2008-01-17
申请号：KR1020060065868
申请日：2006-07-13
Applicant: 삼성전자주식회사
IPC: G06F11/28
CPC classification number: G11C29/56 , G01R31/318505 , G01R31/318513 , G11C5/04 , G11C29/56012 , G11C2029/5602
Abstract: A system for mounting and testing a memory module is provided to reduce a test time by mounting a plurality of memory modules to a plurality of test slots at the same time, and test a fast UDIMM(Unbuffered Double In-line Memory Module) by using an RDIMM(Registered Double In-Line Memory Module) or FBDIMM(Fully Buffered Double In-Line Memory Module) server system. A motherboard(31) is equipped with at least one module socket(SL1-A,SL1-B,SL2-A,SL2-B). A test board(33) is equipped with at least one test socket for receiving a memory module in a mounting test. A connecting unit connects the motherboard and the test board electrically. A PLL(Phase Locked Loop)/register(35) is mounted on the test board to correct property of signals. The connecting unit includes interface sockets(36,37) arranged to one side of the test board, and interface boards(38,39) inserted between the interface socket and the module socket. The connecting unit is at least one of a connector, an FPCB(Flexible Printed Circuit Board), and a conductive iron core. The module socket supports an RDIMM interface and the test socket supports a UDIMM interface.
Abstract translation: 提供了一种用于安装和测试存储器模块的系统，以通过将多个存储器模块同时安装到多个测试槽来减少测试时间，并且通过使用快速UDIMM（无缓冲双列直插式存储器模块）来测试 RDIMM（注册双列直插内存模块）或FBDIMM（全缓冲双列直插内存模块）服务器系统。 主板（31）配备有至少一个模块插座（SL1-A，SL1-B，SL2-A，SL2-B）。 测试板（33）配备有至少一个用于在安装测试中接收存储器模块的测试插座。 连接单元电连接主板和测试板。 PLL（锁相环）/寄存器（35）安装在测试板上，以校正信号的性质。 连接单元包括布置在测试板一侧的接口插座（36,37）和插入接口插座和模块插座之间的接口板（38,39）。 连接单元是连接器，FPCB（柔性印刷电路板）和导电铁芯中的至少一个。 模块插槽支持RDIMM接口，测试插座支持UDIMM接口。
-
公开(公告)号：KR1020070062633A
公开(公告)日：2007-06-18
申请号：KR1020050122252
申请日：2005-12-13
Applicant: 삼성전자주식회사
IPC: G06F1/16
Abstract: An interface socket device mounted to a system board of a computer system is provided to prevent physical damage of a system module socket arranged to the system board and reduce time required for testing a memory module by being mounted to the memory module socket. An interface PCB(Printed Circuit Board)(300) includes the first and second surface(310,320), and circuit patterns. Two interface module sockets(400A,400B) are arranged to the first surface and are electrically connected to the interface PCB through the circuit patterns. A connection PCB(500) is formed under the second surface and is electrically connected to the interface module sockets through the circuit patterns. The connection PCB is mounted to the memory module socket. A buffer circuit(510) is formed on the connection PCB and is electrically connected to a memory controller through a chip select line. The buffer circuit buffers a chip select signal received from the memory controller and provides the buffered chip select signal to each interface module socket through the circuit patterns.
Abstract translation: 提供安装到计算机系统的系统板的接口插座装置，以防止布置在系统板上的系统模块插座的物理损坏，并减少通过安装到存储器模块插座来测试存储器模块所需的时间。 接口PCB（印刷电路板）（300）包括第一和第二表面（310,320）和电路图案。 两个接口模块插座（400A，400B）被布置到第一表面并且通过电路图案电连接到接口PCB。 连接PCB（500）形成在第二表面下方并且通过电路图案电连接到接口模块插座。 连接PCB安装到内存模块插槽。 缓冲电路（510）形成在连接PCB上，并通过芯片选择线与存储器控制器电连接。 缓冲电路缓冲从存储器控制器接收到的芯片选择信号，并通过电路图案将缓冲的芯片选择信号提供给每个接口模块插座。
-
公开(公告)号：KR100703969B1
公开(公告)日：2007-04-06
申请号：KR1020050029093
申请日：2005-04-07
Applicant: 삼성전자주식회사
Abstract: 메모리 모듈의 테스트 장치가 제공된다. 메모리 모듈의 테스트 장치는 피테스트 메모리 모듈의 정보가 저장된 제1 메모리부를 구비하는 피테스트 메모리 모듈이 장착되는 테스트 슬롯, 칩셋에서 인식 가능한 메모리 모듈에 관한 정보가 저장된 제2 메모리부, 구동 신호를 제1 및 제2 메모리부에 선택적으로 전달하는 제1 스위칭부를 포함한다.
메모리 모듈, 테스트, SPD, DIMM, SODIMM-
公开(公告)号：KR100576176B1
公开(公告)日：2006-05-03
申请号：KR1020040038823
申请日：2004-05-31
Applicant: 삼성전자주식회사
IPC: G01R31/319 , G01R31/3187 , G01R31/26
Abstract: 반도체 메모리 장치를 실장 상태에서 테스트 할 수 있는 테스트 장치 및 방법이 개시된다. n(2≤n)개의 칩선택단자들을 가진 피측정용 메모리 모듈이 삽입되는 제1슬롯, 시리얼 불휘발성 메모리만 장착된 더미 메모리 모듈이 각각 삽입되는 하나 이상의 제2슬롯들, m(1≤m
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.029 seconds)
