公开(公告)号：KR100730280B1

公开(公告)日：2007-06-19

申请号：KR1020050117868

申请日：2005-12-06

Applicant: 삼성전자주식회사

Inventor： 류수정 ,  김정욱 ,  김석진 ,  김홍석

IPC: G06F13/00 ,  G06F15/163 ,  G06F15/16

CPC classification number: G06F17/5054 ,  G06F9/381 ,  G06F15/7867 ,  Y02D10/12 ,  Y02D10/13

Abstract: 본 발명은 재구성 프로세서에서 루프 버퍼를 최적화하기 위한 장치 및 방법에 관한 것으로서, 상기 재구성 프로세서는, 각 PU(Processing Unit)에 일정 연산의 수행을 위한 구성 비트들을 제공하는 구성 메모리 이외에 딜레이 연산 여부를 알려주는 유효 정보 메모리를 가진다. 상기 PU에서는 딜레이 제어부가 상기 유효 정보 메모리로부터 전달되는 비트 정보(VALID)를 참조하여 다음 연산이 딜레이 연산인지를 결정함에 따라, 딜레이 연산에 대하여는 PE(Processing Element)의 실행이 디스에이블되고, 또한 루프 버퍼가 상기 구성 메모리에서 전달된 구성 비트들을 상기 PE로 전달하지 않는다. 따라서, 딜레이 연산을 지정하는 구성 비트들을 상기 루프 버퍼에 저장할 필요가 없다.
재구성 프로세서(Reconfigurable Processor), 루프 버퍼, 구성 메모리, 루프 카운터

公开(公告)号：KR1020070043536A

公开(公告)日：2007-04-25

申请号：KR1020050099901

申请日：2005-10-21

Applicant: 삼성전자주식회사

Inventor： 김홍석 ,  김정욱 ,  김석진 ,  류수정

IPC: G06F9/22 ,  G06F9/00

CPC classification number: G06F9/325 ,  G06F9/3879

Abstract: 본 발명은 데이터 처리 시스템 및 데이터 처리방법에 관한 것이다. 본 발명에 따른 데이터 처리 시스템은, 프로그램을 수행하는 프로세서 코어와, 복수개의 데이터 처리셀로 구성된 어레이부를 포함하고, 소정의 구성 비트 집합(set of configuration bits)에 따라 어레이부를 구성하여 프로그램에 포함된 소정 루프를 수행하는 루프 가속기 및, 프로그램 수행 중에 사용되는 데이터를 프로세서 코어와 루프 가속기 사이에서 공유시키는 중앙 레지스터 파일을 포함하며, 루프 가속기는 루프의 수행 중 중앙 레지스터 파일과의 데이터 교환 여부에 따라 어레이부의 구성을 적어도 3개의 단계로 나누어 재구성한다. 이에 의해, 루프 수행 중에 루프 가속기와 중앙 레지스터 파일 사이의 데이터 교환을 위해 사용되는 라우팅 리소스의 불필요한 점유를 줄일 수 있다.
중앙 레지스터 파일, 프로세서 코어, 루프, 프로그램, 가속기

公开(公告)号：KR102238651B1

公开(公告)日：2021-04-09

申请号：KR1020140048879

申请日：2014-04-23

Applicant: 삼성전자주식회사

Inventor： 유정준 ,  류수정 ,  정석윤

IPC: G06T1/00

Abstract: 경로렌더링을수행하는방법은렌더링이수행될객체에포함된정점(vertex)들에대한정보를포함하는데이터를획득하는단계; 프레임에포함된픽셀들각각의위치와상기정점들이연결된적어도하나이상의경로의진행방향사이의관계에기초하여상기픽셀들각각에대응하는주회횟수(winding number)를연산하는단계; 및상기주회횟수를이용하여상기픽셀들각각에컬러를설정할지여부를결정하는단계;를포함한다.

公开(公告)号：KR102092920B1

公开(公告)日：2020-03-24

申请号：KR1020130050821

申请日：2013-05-06

Applicant: 삼성전자주식회사

Inventor： 류수정 ,  조영철 ,  유병인 ,  유윤주 ,  이영범 ,  장경자 ,  황효선

IPC: H04N21/466 ,  H04N21/441 ,  H04N21/442

公开(公告)号：KR101886333B1

公开(公告)日：2018-08-09

申请号：KR1020120064514

申请日：2012-06-15

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 신영길 ,  이병훈 ,  김도현 ,  이상헌 ,  류수정 ,  조연곤

IPC: G06T1/00 ,  G06T7/00

CPC classification number: G06T7/11 ,  G06T2207/10081

Abstract: 네트워크로연결된복수의코어를이용하여영역성장기법에관한연산을병렬화한멀티코어를이용한영역성장장치및 방법으로서, 이차원또는삼차원의픽셀영역에대한영역성장에관한연산을수행하는연산부및 상기연산에사용되는시드픽셀에관한큐를저장하는내부메모리부를포함하는복수의코어와; 복수의상기코어와네트워크를통하여연결되고, 복수의상기코어가공유하는공유메모리부;를포함하는멀티코어를이용한영역성장장치및, 복수의코어각각의동작상태를나타내는코어플래그가공유메모리부의코어플래그기록영역에기록되는단계; 복수의상기코어중 동작상태가 "액티브"인코어에서, 큐에입력된시드픽셀에인접한적어도하나의인접픽셀에대하여, 영역성장에관한연산이수행되었는지여부를상기인접픽셀에대응되는픽셀플래그의테스트비트값을참조하여판단하는단계; 상기인접픽셀에대하여상기영역성장에관한연산이수행되지않은경우, 상기인접픽셀의상기테스트비트값을변경하는단계; 상기인접픽셀이상기시드픽셀의영역에포함되는지여부를판단하는영역성장에관한연산이수행되는단계; 및상기영역성장에관한연산의결과가상기인접픽셀에대응되는상기픽셀플래그의포함비트값에기록되는단계;를포함하는멀티코어를이용한영역성장방법이개시된다.

公开(公告)号：KR1020170112909A

公开(公告)日：2017-10-12

申请号：KR1020160108378

申请日：2016-08-25

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이상헌 ,  이동우 ,  최기영 ,  류수정

IPC: G06F11/20

Abstract: 메모리제어방법및 장치는, 캐시를읽지않고, 더티상태의캐시그룹을검출하고, 검출결과에따라데이터읽기요청또는데이터쓰기요청을캐시에전송할지외부메모리에전송할지결정할수 있다. 따라서, 캐시에대한읽기요청이감소되어캐시의성능이향상되는효과를얻을수 있다.

Abstract translation: 该存储器控制方法和装置可以在不读取高速缓存的情况下检测处于脏状态的高速缓存组，并且根据检测结果来确定是将数据读取请求还是数据写入请求发送到高速缓存或外部存储器。 因此，对缓存的读取请求减少，并且缓存的性能得到改善。

公开(公告)号：KR101704751B1

公开(公告)日：2017-02-09

申请号：KR1020100131628

申请日：2010-12-21

Applicant: 삼성전자주식회사

Inventor： 조영철 ,  류수정 ,  정무경 ,  김호영 ,  서웅

IPC: G06F17/50 ,  G06F15/173 ,  G06F15/80

CPC classification number: G06F17/5009 ,  G06F17/5022 ,  G06F17/5031 ,  G06F2217/84

Abstract: 멀티코어시스템을구성하는모듈간에통신에서데이터충돌을방지하고, 시뮬레이션의오버헤드를최소화하는시뮬레이터및, 그장치에관한기술을제시하고자한다. 일실시예에따른모듈간의타이밍정보를이용하는멀티코어시스템의시뮬레이터는번들데이터의타이밍정보에따라함수실행타이밍을동기화하는다수의모듈을라이브러리로부터선택하고, 선택된모듈을이용하여멀티코어시스템의구조모델을생성하는구조구성부와, 멀티코어시스템의구조모델에포함된다수의모듈간의함수실행타이밍정보를알아내어, 각모듈의함수실행을제어하고그 결과를출력하는시뮬레이션엔진부를포함한다.

Abstract translation: 提供了一种用于多核系统的模拟装置和方法。 模拟装置可以防止在模块之间的通信期间发生数据冲突，并且可以减少模拟期间产生的开销。 模拟装置可以基于定时信息来选择要在功能执行定时上同步的多个模块，并且可以使用所选择的模块来配置多核系统体系结构模型。 模拟装置可以获取模块的功能执行定时信息，基于所获取的功能执行定时信息控制模块的功能的执行，并且输出模块执行功能的控制结果。

公开(公告)号：KR1020160051154A

公开(公告)日：2016-05-11

申请号：KR1020140150625

申请日：2014-10-31

Applicant: 삼성전자주식회사

Inventor： 진승훈 ,  권권택 ,  박정애 ,  류수정 ,  조연곤

IPC: G06T15/00

CPC classification number: G09G5/39 ,  G06T1/60 ,  G09G3/20 ,  G09G2300/0452 ,  G09G2340/06 ,  G09G2370/042

Abstract: 일실시예에따른렌더링방법은렌더링된이미지를표시할장치의픽셀패턴정보를입력받는단계, 입력된픽셀패턴정보에상응하도록렌더링된이미지의픽셀패턴을생성하는단계및 생성된픽셀패턴을기초로렌더링된이미지의픽셀값을프레임버퍼에출력하는단계를포함한다.

Abstract translation: 本发明提供了一种渲染方法和渲染装置，其中通过根据显示器的像素图案相对于呈现的图像向帧缓冲器输出关于显示器所需的像素的信息，可以最小化对帧缓冲器的访问 通过图形处理单元（GPU）。 根据本发明的实施例的渲染方法包括以下步骤：接收关于用于显示渲染图像的设备的像素图案的信息; 生成渲染图像的像素图案以匹配像素图案上的输入信息; 并且基于所生成的像素图案向帧缓冲器输出渲染图像的像素值。

公开(公告)号：KR1020160026569A

公开(公告)日：2016-03-09

申请号：KR1020140115686

申请日：2014-09-01

Applicant: 삼성전자주식회사

Inventor： 우상옥 ,  안민수 ,  김창무 ,  박승인 ,  박해우 ,  류수정 ,  이형욱

IPC: G06T15/00 ,  G06T3/40

CPC classification number: G06T15/005 ,  G06T3/4076

Abstract: 하나의프레임을구성하는복수의이미지들을렌더링하기위한최적의해상도, 멀티샘플개수, 상기복수의이미지들에각각대응하는해상도팩터들을포함하는해상도정보를수신하는단계, 상기복수의이미지들을상기최적의해상도로렌더링하는단계및 상기해상도팩터들및 상기멀티샘플의개수에기초하여, 상기렌더링된이미지들각각의해상도를조절하는단계를포함하는렌더링장치를개시한다.

Abstract translation: 公开了渲染装置和方法。 该方法包括以下步骤：接收包括单独对应于最佳分辨率的分辨率因子，多样本数量和用于渲染构成一帧的图像的多个图像的分辨率信息; 以最佳分辨率渲染图像; 并且基于分辨率因子和多个样本的数量来控制渲染图像的每个分辨率。

公开(公告)号：KR101553651B1

公开(公告)日：2015-09-17

申请号：KR1020090097244

申请日：2009-10-13

Applicant: 삼성전자주식회사

Inventor： 서웅 ,  류수정 ,  김윤진 ,  조영철 ,  박일현 ,  오태욱

IPC: G06F13/16 ,  G06F12/06

CPC classification number: G06F12/0607 ,  G06F3/067 ,  G06F12/0215 ,  G06F12/0292

Abstract: 다중뱅크메모리(multi-bank memory)의액세스제어기술이개시된다. 이를위해프로세서에의해실행시간(run time) 중에설정되는스트라이드레지스터(stride register)가구비된다. 메모리제어기는이 스트라이드레지스터에의해폭이정해지는논리블럭(logical block)에대해행과열 방향으로인터리브된방식으로액세스를제어한다. 이에따라행 방향은물론열 방향으로인접하여연속된주소에저장된데이터들이동시에액세스될수 있다.