公开(公告)号：KR1020000033137A

公开(公告)日：2000-06-15

申请号：KR1019980049842

申请日：1998-11-19

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  강성원 ,  오응기 ,  이재진

IPC: H03D3/00

CPC classification number: H03D7/1441 ,  H03D7/1458 ,  H03D7/1491 ,  H03D2200/0084

Abstract: PURPOSE: A double balanced active mixer is provided to convert a frequency mixer into a signal having a new frequency character by modulating or mixing a raido frequency(RF) with a local oscillation(LO) signal. CONSTITUTION: An input-terminal transistor part of a double balanced active mixer amplifies a first and a second radio frequency(RF) having complementary phases each other inputted from outside. An output-terminal transistor part outputs the complementary a first and a second intermediate frequency(IF) by controlling the amplified the first and the second RF signals outputted from the input-terminal transistor part to response a first and a second oscillation signals. The input-terminal transistor part comprises of: a first transistor amplifying the first RF signal inputted from the outside by a gate; a second transistor amplifying the second RF signal inputted from the outside by the gate; a third transistor amplifying the first RF signal by a source; and a fourth transistor amplifying the second RF signal by the source.

Abstract translation: 目的：提供双平衡有源混频器，通过调制或混合雷达频率（RF）与本地振荡（LO）信号将混频器转换为具有新频率特性的信号。 构成：双平衡有源混频器的输入端子晶体管部分放大从外部输入互补相位的第一和第二射频（RF）。 输出端子晶体管部分通过控制从输入端子晶体管部分输出的第一和第二RF信号的放大来响应第一和第二振荡信号来输出互补的第一和第二中频（IF）。 输入端子晶体管部分包括：通过栅极放大从外部输入的第一RF信号的第一晶体管; 放大由门从外部输入的第二RF信号的第二晶体管; 第三晶体管，通过源放大第一RF信号; 以及由所述源放大所述第二RF信号的第四晶体管。

公开(公告)号：KR100164082B1

公开(公告)日：1998-12-01

申请号：KR1019950040300

申请日：1995-11-08

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박병선 ,  이진희 ,  윤형섭 ,  박철순

IPC: H01L29/772

Abstract: 본 발명은 도금을 이용하여 저저항금속을 중첩시키는 MESFET 게이트 금속 중첩방법에 관한 것이다.
본 발명은 MESFET에 게이트 금속이 드러나도록 절연박막으로 평탄화시키는 제1공정; 기저금속을 증착하는 제2공정; 포토레지스트로 게이트 영역을 정의하는 제3공정; 기저금속을 식각하고 포토레지스트를 열처리하고 도금하기 위한 영역을 분리하는 제4공정; 저저항금속을 도금하는 제 5공정; 포토레지스트를 제거하는 제6공정; 기저금속을 제거하는 제7공정을 포함한다.
E-beam을 이용하지 않고 T-형의 게이트와 배선금속을 형성하기 때문에 생산성을 향상시킬 수 있으며, 도금에 의해 배선금속이 만들어지기 때문에 리프트-오프에 의한 배선공정에 비해 생산원가를 줄일 수 있는 동시에 게이트의 형상이 대칭으로 형성되는 효과가 있다.

公开(公告)号：KR1019970054463A

公开(公告)日：1997-07-31

申请号：KR1019950052660

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  박병선 ,  오응기 ,  박철순

IPC: H01L29/78

Abstract: 본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 제1도전형의 반도체 기판상에 게이트 산화막과 감광막을 형성하는 고정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구 내에 반도체 기판과 접촉되며 머리 부분이 일측이 타측 보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마 크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것을 소정 부분 중첩되는 저농도 영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도 영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도 영역이 잔류되도록 고농도의 소오스 및 드레인 영역을 형성하는 공정을 구비한다.
따라서, 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항값을 가지므로 소자의 고속 동작이 가능하며, 소오스 영역에 저농도 영역이 없으므로 소오스 영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되고, 또한, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도 영역을 형성하므로 공정이 간단해진다.

公开(公告)号：KR1019970030352A

公开(公告)日：1997-06-26

申请号：KR1019950042596

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 T형 게이트 전극의 형성방법에 관한 것으로서, 반도체 기판 상의 소정 부분에 미세 게이트 금속을 형성하고, 반도체 기판 및 미세 게이트 금속상에 절연막과 평탄화막을 형성한 후 절연막이 노출되도록 평탄화막을 에치백하고, 절연막의 노출된 부분을 등방성으로 식각하여 평탄화막의 역경사를 이루는 측면을 노출시키고 저저항금속을 방향성을 갖도록 증착한다. 따라서, 광학적 기소그라피 공정으로 쉽게 T-형상의 게이트를 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 미세 게이트 패턴 상에 중첩되는 저저항금속을 자기 정렬되게 형성할 수 있다.

公开(公告)号：KR1020010010343A

公开(公告)日：2001-02-05

申请号：KR1019990029163

申请日：1999-07-19

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  강성원 ,  오응기 ,  이재진

IPC: H03G3/30

Abstract: PURPOSE: A gain controlled amplifier is provided to make a control width be wider and to prevent a degradation of a power characteristics using a two-stage active feedback circuit that uses a drain common field effect transistor. CONSTITUTION: An amplifier part(220) has the first input terminal(201) that inputs an exterior signal, the first to third capacitor(202,204,205) and the first and second field effect transistor(203,206). The amplifier part(220) amplifies and outputs the input signal with two-stage. A feedback part(230) has an output terminal to which the amplified signal is output and the second input terminal(209) which a bias is inputted to. The feedback part(230) has the forth and fifth capacitor(208,213) and the third field effect transistor(210) having a source and drain connected to a load(211,212). The feedback part(230) feedbacks a part of the signal output to the output terminal(207) to the amplifier part(220) when the high bias is inputted through the second input terminal(209).

Abstract translation: 目的：提供增益控制放大器，以使控制宽度更宽，并且可以使用使用漏极公共场效应晶体管的两级有源反馈电路来防止功率特性的劣化。 构成：放大器部分（220）具有输入外部信号的第一输入端（201），第一至第三电容（202,204,205）和第一和第二场效应晶体管（203,206）。 放大器部分（220）放大并输出具有两级的输入信号。 反馈部分（230）具有输出放大信号的输出端子和输入偏置的第二输入端子（209）。 反馈部分（230）具有第四和第五电容器（208,213），并且第三场效应晶体管（210）具有连接到负载（211,212）的源极和漏极。 当通过第二输入端子（209）输入高偏压时，反馈部分（230）将输出到输出端子（207）的信号的一部分反馈到放大器部分（220）。

公开(公告)号：KR100261305B1

公开(公告)日：2000-07-01

申请号：KR1019970069499

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 양전욱 ,  문재경 ,  오응기 ,  이재진 ,  편광의

IPC: H01L29/78

CPC classification number: H01L29/66856 ,  H01L29/812

Abstract: PURPOSE: A method for manufacturing a vertical channel transistor is provided to improve the characteristic of a gate by reducing the density of impurities at an area which makes contact with the gate. CONSTITUTION: A high density impurity area is formed by selectively implanting a high density dopant into a semiconductor substrate(11). After depositing an insulating layer on an entire surface of the semiconductor substrate(11), the insulating layer and the semiconductor substrate(11) are sequentially etched. Then, low density impurities are implanted to form a vertical channel layer(16) on the semiconductor substrate(11). In addition, low density impurities are implanted by using an ion implanting mask so as to form a drain area. An ohmic contact layer is selectively formed in the drain area after activating the dopant. Then, a gate metal is deposited on the etched substrate. An ohmic contact layer and a metal wiring(23) are formed on the source area.

Abstract translation: 目的：提供一种用于制造垂直沟道晶体管的方法，以通过降低与栅极接触的区域处的杂质密度来提高栅极的特性。 构成：通过将高密度掺杂剂选择性地注入到半导体衬底（11）中形成高密度杂质区域。 在半导体衬底（11）的整个表面上沉积绝缘层之后，依次蚀刻绝缘层和半导体衬底（11）。 然后，注入低密度杂质以在半导体衬底（11）上形成垂直沟道层（16）。 此外，通过使用离子注入掩模注入低密度杂质以形成漏极区域。 在激活掺杂剂之后，在漏极区域中选择性地形成欧姆接触层。 然后，在蚀刻的衬底上沉积栅极金属。 欧姆接触层和金属布线（23）形成在源极区域上。

公开(公告)号：KR1020000033136A

公开(公告)日：2000-06-15

申请号：KR1019980049841

申请日：1998-11-19

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  강성원 ,  오응기 ,  이재진

IPC: H03D3/00

Abstract: PURPOSE: A single-balance active mixer os provided to decrease a power consumption and the area of chip by excepting the balun(balance/unbalance) circuit. CONSTITUTION: A single-balance active mixer comprises the parts of: a high-frequency single input terminal(201); an oscillating signal input terminal(205); output terminal(209) outputting intermediated frequency answered to the oscillating signal; a first and a second transistor in which gate stage is connect with high-frequency signal input terminal(201); a third transistor in which channel is connected between the output terminal and the oscillating signal input terminal; a fourth transistor in which channel is connected between the oscillating signal input terminal and the high frequency signal input terminal.

Abstract translation: 目的：提供单平衡有源混频器，以减少平衡/不平衡（平衡/不平衡）电路之外的功耗和芯片面积。 构成：单平衡有源混频器包括以下部分：高频单输入端（201）; 振荡信号输入端（205）; 输出终端（209），输出响应于振荡信号的中间频率; 第一和第二晶体管，其中栅极级与高频信号输入端（201）连接; 第三晶体管，其中通道连接在输出端和振荡信号输入端之间; 第四晶体管，其中通道连接在振荡信号输入端和高频信号输入端之间。

公开(公告)号：KR100204067B1

公开(公告)日：1999-06-15

申请号：KR1019960061701

申请日：1996-12-04

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박철순 ,  편광의

IPC: H01L21/334

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 기술은 여러 단계의 전류흐름 상태를 갖도록 하기 위하여 여러 개의 소자로 구성되기 때문에 그 구성 및 공정이 복잡하고, 특성 또한 우수하지 못할 뿐만 아니라, 게이트 전압 변화에 대한 여유도가 작은 출력 특성을 나타내는 문제점이 있었음.
3. 발명의 해결방법의 요지
전계효과 트랜지스터의 드레인과 게이트 아래의 채널 사이의 도전층에 절연층을 삽입함으로써 드레인과 게이트 사이에서 채널층과 절연층 채널층이 반복되도록 구성하여 인가된 게이트 전압의 크기에 다라 절연층에 의해 게이트와 드레인 사이에 있는 구분된 채널이 선택되도록하여 여러 단계의 전류흐름 상태를 만들 수 있는 전계 효과 트랜지스터 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
게이트 전압에 따라 전류의 흐름을 선택할 수 있는 스위칭 회로에 이용됨.

公开(公告)号：KR100163742B1

公开(公告)日：1998-12-01

申请号：KR1019940036029

申请日：1994-12-22

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  이진희 ,  박철순

IPC: H01L21/336

Abstract: 본 발명은 반도체 장치의 제조방법에 있어서, 개선된 T형 게이트를 형성하는 방법에 관한 것이다.
본 발명에 의해 제작된 공중교각(airbridge) 형태의 T-게이트에 의하면, 게이트 금속이 화학적인 방법으로 증착된 절연막에 의해 접촉되기 때문에 종래의 포토레지스트와 게이트 금속 사이에서 나타날 수 있는 계면에 따른 측면방향의 Au 성장을 억제할 수 있으며, 금속선 간의 단락의 발생을 방지할 수 있기 때문에 금속선 간의 간격을 줄일 수 있다.
또한, 공정을 안정화시킴과 아울러 단순화시킬 수 있기 때문에 수율을 향상시킬 수 있다.

公开(公告)号：KR1019980050964A

公开(公告)日：1998-09-15

申请号：KR1019960069812

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 박철순 ,  윤경식 ,  양전욱 ,  오응기 ,  이창석

IPC: H03K23/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
다이나믹 주파수 분주기.
2. 발명이 해결하려고 하는 기술적 과제
저주파에서의 동작 특성 저하를 개선하기 위한 다이나믹 분주기를 제공함.
3. 발명의 해결방법의 요지
제1의 인버터와 상기 인버터에 입력과 출력에 다른 인버터를 교차로 연결시킨 제 1의 래치단과 통과 트랜지스터, 그리고 제2의 인버터와 상기 인버터에 연결된 제 2의 래치단, 그리고 제3의 인버터와 통과 트랜지스터로 구성하고, 이에 따라 종래의 다이나믹 분주기의 인버터에 또 다른 인버터의 입출력을 교차 접속시켜 구성된 래치가 구동 트랜지스터의 게이트-소오스간 캐패시턴스의 충방전에 의한 신호 지연작용을 래치단이 수행하도록 함.
4. 발명의 중요한 용도
저주파에서도 동작이 가능한 주파수 분주기.