-
公开(公告)号：KR100129842B1
公开(公告)日：1998-10-01
申请号：KR1019940035159
申请日：1994-12-19
Applicant: 한국전자통신연구원
IPC: H03G3/20
Abstract: 본 발명은 고주파수에서 큰 가변 이득을 갖는 증폭기 설계에 있어서 비교적 높은 주파수 대역(수백 MHz - 수 GHz)에서 큰 가변 이득을 갖고 있어서 자동전압제어(AGC)의 가변 증폭부에 이용될 수 있는 고주파수 가변 이득 제어 증폭기에 관한 것으로, 증폭기의 바이어스 소오스를 위한 교류 소오스와 연결된 트랜지스터와 AC 커플링 캐패시터와 캐패시터 바이어스용 소자 저항 및 가변 이득용 트랜지스터로 구성되어 자동전압제어회로의 가변 이득 증폭부 회로에 응용될 수 있을 뿐만 아니라, 다단 증폭부에서 각 단 증폭부 사이에 AC 결합용 캐패시터를 삽입할 필요가 없으며, 또한 종래의 회로를 사용시 DC 증폭의 포화상태를 저지하기 위한 DC 피드백 회로가 필요 없으므로 외부의 연결해야 할 비교적 용량이 큰 소자들의 수를 감소시켜 주변 회로없이 직접 각 단을 다단 종속 연결하여 설계할 수 있는 효과로 인하여 집적회로에서 고주파수 가변 증폭 회로에 이용되어 간단하게 구현될 수 있게 되었다.
-
公开(公告)号：KR1019980044115A
公开(公告)日：1998-09-05
申请号：KR1019960062144
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H03B5/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
CMOS로 구현한 전압제어발진회로.
2. 발명이 해결하려고 하는 기술적 과제
기존의 LC-탱크(tank)의 회로에 새로운 구조의 전압진폭 제어루프와 출력의 공통 모드 피드백 회로를 적용하여 위상 잡음을 줄이고 전력소모도 줄이고자 함.
3. 발명의 해결방법의 요지
소정의 발진전압을 출력하는 LC-텡크 발진부와, 상기 LC-탱크 발진부의 출력을 입력받아 출력 양단의 공통모드 잡음을 제거하는 출력 공통모드 피드백부와, 상기 출력 공통모드 피드백부를 거친 LC-탱크 발진 출력 양단전압 차에 따라 상기 LC-탱크 발진부의 바이어스 전류를 제어함으로 발진전압의 크기를 제어하는 접압 진폭제어부를 구비함.
4. 발명의 중요한 용도
이동통신 시스템용 주파수 합성기에 이용됨.-
公开(公告)号：KR1019950022162A
公开(公告)日：1995-07-28
申请号：KR1019930026315
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H03M1/36
Abstract: 본 발명은 커패시터형 전압분배기회로에 관한 것으로서, 종래의 저항방식 전압분배회로에서 여러개의 저항이 연결됨으로써 원하지 않는 전력이 소비되고, 큰 저항을 사용할 때 집적회로내에서의 면적이 커진다는 문제점을 해결하기 위하여 소정의 클력시간에서 소정의 트랜지스터들이 도통되어 하나 이상의 커패시터에 의해서 분배되어 소정의 전압을 얻으므로써 저전력 및 고정밀의 전압분배회로를 얻을 수 있다.
-
公开(公告)号：KR1019950022044A
公开(公告)日：1995-07-26
申请号：KR1019930027340
申请日：1993-12-11
Applicant: 한국전자통신연구원
IPC: H03F3/183
Abstract: 본 발명은 큰 슬루레이트(slew rate)를 갖는 연산 중폭기 회로에 관한 것으로, 차동입력에 응답하여 차동출력을 발생하는 주 연산증폭기(10)와, 차동입력이 소 신호 모드인지 또는 대 신호 모드인지를 모니터하는 보조 연산증폭기(20)와, 이 보조 연산증폭기(20)의 출력이 소 신호 모드를 나타내면 오프 상태로 있는 반면 대 신호 모드를 나타내면 큰 전류를 주 연산증폭기(10)로 공급하여 주 연산증폭기(10)내 커패시터(C1,C2)를 충전 및 방전시켜 회로의 슬루레이트를 증가시키는 트렌스 컨덕터(30)를 포함함으로써 회로가 고속으로 동작할 수 있게 한다.
-
公开(公告)号：KR100275545B1
公开(公告)日：2001-01-15
申请号：KR1019970050032
申请日：1997-09-30
IPC: G11C29/00
Abstract: PURPOSE: A bias circuit is provided to be capable of adjusting a common voltage of a differential circuit simply. CONSTITUTION: A bias circuit comprises a current source(I1), a resistor(R31), and two transistors(M35, M36). A source of the transistor(M36) is connected to a power voltage(Vdd) via the current source(I1), and a gate is connected to a common voltage(VB3). A drain of the transistor(M36) is connected to one end of the resistor(R31), the other end of which is connected to a drain of the transistor(M35). The transistor(M35) has a source connected to a ground voltage and a gate connected to the drain of the transistor and to gates of transistors(M33, M34), which form a current mirror of a differential circuit.
Abstract translation: 目的：提供一种偏置电路，以便能够简单地调节差分电路的公共电压。 构成：偏置电路包括电流源（I1），电阻器（R31）和两个晶体管（M35，M36）。 晶体管（M36）的源极经由电流源（I1）连接到电源电压（Vdd），栅极连接到公共电压（VB3）。 晶体管（M36）的漏极连接到电阻器（R31）的一端，其另一端连接到晶体管（M35）的漏极。 晶体管（M35）具有连接到接地电压的源极和连接到晶体管的漏极的栅极和形成差分电路的电流镜的晶体管（M33，M34）的栅极。
-
Patent Agency Ranking
公开(公告)号：KR100243352B1
公开(公告)日：2000-02-01
申请号：KR1019970071625
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명은 이동 통신 주파수 합성기에서 빠른 동기 시간을 갖는 구간과 낮은 위상 잡음을 갖도록하기 위해 주파수 동기 상태를 검출하는 동기 검출회로에 관한 것으로서, 주파수 합성부에서 발생한 주파수 신호를 입력하여 지연시켜 출력하는 지연회로와, 상기 지연회로의 출력 신호를 반전시켜 출력하는 인버터와, 상기 인버터의 출력 신호와 주파수 합성부에서 발생한 주파수 신호를 입력하여 논리곱하여 출력하는 AND 게이트와, 기준 주파수 신호를 입력하여 상기 지연회로보다 1/2*D(D : 지연회로(201)의 지연시간)만큼 적은 지연시간으로 지연시켜 출력하는 1/2 지연회로와, 상기 1/2 지연회로의 출력 신호를 클럭 신호로 입력하고, 상기 AND 게이트의 출력 신호를 입력하여 지연시켜 출력하는 D 플립플롭과, 상기 D 플립플롭이 로직 하이 상태인지를 판별하� �� 전압을 생성하는 아날로그 적분 회로와, 상기 아날로그 적분 회로에서 생성한 전압에 위/아래 문턱 전압을 두어 잡음에 영향이 적은 최종 출력 디지털 로직을 발생시키는 히스테리시스 게이트(206)로 구성된 주파수 합성기용 동기 검출 방법 및 그 회로를 제공함으로써, 동기 검출기를 구현하는 게이트 수를 줄여 전력 소모를 감소시키고, 칩에서 차지하는 면적을 줄여 원가의 절감 및 통신회로에서 가장 중요한 잡음을 감소시켜, 통신용 칩에서 요구하는 저전력과 저잡음 특성에 적용할 수 있는 효과가 있다.
-
公开(公告)号：KR100236997B1
公开(公告)日：2000-01-15
申请号：KR1019960062145
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H03K19/00
CPC classification number: G11C17/18
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야.
CMOS 오프섹 트리밍 및 오프셋 발생 회로.
2. 발명이 해결하려고 하는 기술적 과제
CMOS 아날로그 회로에서 발생한 오프셋을 보정하기 위한 최적의 값을 찾아내고, 그 값으로 트리밍하고자 함.
3. 발명의 해결방법의 요지
최적의 오프셋 보정 값을 찾기 위한 데이터나 찾은 값으로 트리망할 데이터를 입력 클럭에 따라 로드하는 플립플롭(1)과, 상기 플립플롭에 로드된 데이터와 모드 선택 신호를 입력받아 해당 모드에서 찾은 최적의 오프셋 보정 값으로 전체회로를 세팅하는 퓨즈회로(3), 및 상기 플립플롭에 로드된 데이터와 퓨즈회로의 출력 데이터 중 동작 모드에 따라 어느 하나를 선택하여 트림이 출력신호로 출력하는 선택논리 회로(2)를 구비함.
4. 발명의 중요한 용도
믹서(mixer), 아날로그/디지탈 변환기(ADC), OP 앰프 등과 같은 모든 CMOS 아날로그 회로에 이용됨.-
公开(公告)号：KR1019990042427A
公开(公告)日：1999-06-15
申请号：KR1019970063247
申请日：1997-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 이중모드 변조기에 관한 것으로, 특히 디지털 변조와 아날로그 변조를 동시에 구현할 수 있는 휴대전화기용 이중모드 변조기에 관한 것이다. 본 발명의 목적은 아날로그 변조와 디지털 변조를 동시에 구현하고, 집적회로에 집적화하기 쉬운 소자로 구성되며, 시간지연회로를 사용하여 낮은 위상잡음 및 빠른 록킹시간을 얻을 수 있는 휴대전화기용 이중모드 변조기를 제공하는 데에 있다. 본 발명에 따른 이중모드 변조기는 외부의 기준클럭 신호로부터 특정 주파수를 합성하는 주파수 합성기와, 상기 주파수 합성기의 출력 신호를 직교 변조하는 디지털 변조기와, 상기 주파수 합성기의 출력신호를 주파수 변조하는 아날로그 변조기로 구성된다.
-
公开(公告)号：KR1019980036295A
公开(公告)日：1998-08-05
申请号：KR1019960054853
申请日：1996-11-18
Applicant: 한국전자통신연구원
IPC: H03D7/00
Abstract: 본 발명은 복제 전압-전류 변환기를 사용한 혼합기에 관한 것으로, 특히 고속에서 동작하는 혼합기(mixer)가 낮은 출력 저항을 갖도록 하기 위한 종래의 혼합기는 많은 전력이 소모되므로 본 발명에서는 복제 전압-전류(VI) 변환기를 사용하여 이의 출력 전류를 별도의 증폭기를 사용하여 피드백(feedback) 시킴으로써 증폭기의 이득만큼 선형성이 개선 되도록 한 혼합기에 관해 개시된다.
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.021 seconds)
