-
公开(公告)号：KR100576716B1
公开(公告)日：2006-05-03
申请号：KR1020030095399
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03F1/3211 , H03D7/1441 , H03D7/1458 , H03D7/1491 , H03D2200/0043 , H03F3/45197
Abstract: 칩 사이즈 및 동작 스피드 특성을 감소시키지 않으면서 출력 전류 왜곡을 보상할 수 있는 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는 차동 증폭기 형태를 가지며 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부의 몇 개의 노드와 연결되어 상기 출력 전류의 왜곡을 보상하는 보조 회로부, 출력 전류의 왜곡 보상 동작의 깊이나 정도를 제어하는 제어 전압부, 및 상기 주 회로부에 일정 바이어스를 공급하는 전류원을 포함한다.
트랜스컨덕터(transconductor), 서브 쓰레쏠드(sub threshold), 포화(saturation), 트랜스컨덕턴스(transconductance)Abstract translation: 公开了一种跨导电路，其能够补偿输出电流失真而不降低芯片尺寸和运行速度特性。 本发明的跨导器包括：主电路部分，其具有差分放大器类型并被施加预定的输入电压;辅助电路部分，其连接到主电路部分的多个节点以补偿输出电流的失真; 控制电压部分，用于控制偏置电流的深度和程度;以及电流源，用于向主电路部分提供恒定偏置。
-
公开(公告)号：KR1019950022044A
公开(公告)日：1995-07-26
申请号：KR1019930027340
申请日：1993-12-11
Applicant: 한국전자통신연구원
IPC: H03F3/183
Abstract: 본 발명은 큰 슬루레이트(slew rate)를 갖는 연산 중폭기 회로에 관한 것으로, 차동입력에 응답하여 차동출력을 발생하는 주 연산증폭기(10)와, 차동입력이 소 신호 모드인지 또는 대 신호 모드인지를 모니터하는 보조 연산증폭기(20)와, 이 보조 연산증폭기(20)의 출력이 소 신호 모드를 나타내면 오프 상태로 있는 반면 대 신호 모드를 나타내면 큰 전류를 주 연산증폭기(10)로 공급하여 주 연산증폭기(10)내 커패시터(C1,C2)를 충전 및 방전시켜 회로의 슬루레이트를 증가시키는 트렌스 컨덕터(30)를 포함함으로써 회로가 고속으로 동작할 수 있게 한다.
-
公开(公告)号：KR1020050064115A
公开(公告)日：2005-06-29
申请号：KR1020030095399
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03F1/3211 , H03D7/1441 , H03D7/1458 , H03D7/1491 , H03D2200/0043 , H03F3/45197
Abstract: 칩 사이즈 및 동작 스피드 특성을 감소시키지 않으면서 출력 전류 왜곡을 보상할 수 있는 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는 차동 증폭기 형태를 가지며 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부의 몇 개의 노드와 연결되어 상기 출력 전류의 왜곡을 보상하는 보조 회로부, 출력 전류의 왜곡 보상 동작의 깊이나 정도를 제어하는 제어 전압부, 및 상기 주 회로부에 일정 바이어스를 공급하는 전류원을 포함한다.
-
公开(公告)号：KR1020050064114A
公开(公告)日：2005-06-29
申请号：KR1020030095398
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03F1/3211 , H03F3/45197
Abstract: 본 발명은 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는 차동 증폭기 형태를 가지며, 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부에 일정 바이어스를 공급하는 전류원, 상기 주 회로부의 몇 개의 노드와 연결되어, 상기 출력 전류의 왜곡을 보상하는 보조 회로부, 및 왜곡 보상 동작의 깊이나 정도를 제어하는 제어 전류원을 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR100550017B1
公开(公告)日：2006-02-08
申请号：KR1020030095400
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 칩 사이즈 및 기생 캐패시턴스를 증대시키지 않도록 출력 전류의 왜곡을 방지할 수 있는 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는, 차동 증폭기 형태를 가지며, 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부에 일정 바이어스를 공급하는 전류원, 상기 주 회로부의 소정 노드와 연결되어, 출력 전류의 왜곡을 보상하는 보조 회로부, 및 상기 출력 전류의 왜곡 보상 동작 정도를 제어하는 제어 전류원을 포함한다.
트랜스컨덕터(transconductor), 서브 쓰레쏠드(Sub threshold), 포화(saturation)-
公开(公告)号：KR100582545B1
公开(公告)日：2006-05-22
申请号：KR1020030095398
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03F1/3211 , H03F3/45197
Abstract: 본 발명은 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는 차동 증폭기 형태를 가지며, 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부에 일정 바이어스를 공급하는 전류원, 상기 주 회로부의 몇 개의 노드와 연결되어, 상기 출력 전류의 왜곡을 보상하는 보조 회로부, 및 왜곡 보상 동작의 깊이나 정도를 제어하는 제어 전류원을 포함한다.
트랜스컨덕터(transconductor), 서브 쓰레쏠드(sub threshold), 포화(saturation), 트랜스컨덕턴스(transconductance)-
公开(公告)号：KR1019960008216B1
公开(公告)日：1996-06-20
申请号：KR1019930027340
申请日：1993-12-11
Applicant: 한국전자통신연구원
IPC: H03F3/183
Abstract: a main operational amplifier(10) for generating a differential output signal by charging and discharging two capacitors(C1, C2) of an output terminal with a supply voltage(Vdd) responding to a differential input signal; an auxiliary operational amplifier(20) for generating a monitor signal to show a operating mode of the main amplifier; and a transconductor(30) for increasing a slew rate by being turned off when the monitoring signal indicates a small signal mode, or by supplying predetermined current(I19) to the main operational amplifier when a monitoring signal indicates a large signal mode; thereby achieving a high speed operational amplifier.
Abstract translation: 主运算放大器（10），用于通过响应于差分输入信号的电源电压（Vdd）对输出端子的两个电容器（C1，C2）进行充电和放电来产生差分输出信号; 辅助运算放大器（20），用于产生监视信号以显示主放大器的工作模式; 以及跨监视器（30），当监视信号表示小的信号模式时，通过关闭所述转换速率，或者当监控信号表示大的信号模式时，通过向主运算放大器供给预定的电流（I19） 从而实现高速运算放大器。
-
公开(公告)号：KR1020050064116A
公开(公告)日：2005-06-29
申请号：KR1020030095400
申请日：2003-12-23
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 칩 사이즈 및 기생 캐패시턴스를 증대시키지 않도록 출력 전류의 왜곡을 방지할 수 있는 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는, 차동 증폭기 형태를 가지며, 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부에 일정 바이어스를 공급하는 전류원, 상기 주 회로부의 소정 노드와 연결되어, 출력 전류의 왜곡을 보상하는 보조 회로부, 및 상기 출력 전류의 왜곡 보상 동작 정도를 제어하는 제어 전류원을 포함한다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
