-
公开(公告)号：KR1019990047342A
公开(公告)日：1999-07-05
申请号：KR1019970065703
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 금속 배선간의 연결을 금속비아 기둥을 이용하되, 여기에 금속비아 기둥이 연속되는 공정 과정중에 쓰러지는 문제점을 보완함으로써, 소자의 수율을 향상시킬 수 있는 반도체 소자의 다층 금속 배선방법이 개시되어 있다. 본 발명은, 금속배선 회로를 정의할때, 감광막 대신 금속 비아 기둥을 지지하는 절연막을 이용하여 금속식각을 수행하는 방법을 고안함으로써, 미세형상 형성을 용이하게 할 수 있도록 하였다. 금속 배선간의 전기적인 절연은 절연막 증착, SOG 갭-채움,절연막 증착을 통하여 이루어지며, CMP 공정기술을 이용하여 비아 기둥의 최상면이 드러나는 지점을 기준으로 평탄화를 수행한 후 2차 금속배선을 형성시킨다. 이후, 2차 금속배선 이전 까지의 단계를 반복 수행함으로써, 수율이 향상되고 공정이 용이한 다층 금속배선을 형성한다.
-
公开(公告)号：KR1019980045950A
公开(公告)日：1998-09-15
申请号：KR1019960064202
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명의 고전압 전력소자는 층간 절연막을 게이트측에서 드레인영역측으로 경사지게 형성하고, 이 층간 절연막상에 그의 일측이 게이트와 중첩(overlap)되며, 타측이 드레인영역(33)과 접속되는 V-자형 구조를 가지는 드레인 금속 전계판을 형성한 구성을 가지고 있다.
이러한 드레인 금속 전계판을 추가로 형성한 본 발명의 전력소자는 드레인 전압이 증가할 수록 금속 전계판에 가해지는 전압이 증가하고 이에 의한 수직 전계(vertical electric field)에 의해 수평전계가 감소하게 된다.
따라서, 드레인으로부터 거리에 반비례하여 수직전계를 가해줌으로서 핀치저항을 드레인 부근에 만들고, 드레인 전압이 낮은 경우 핀치저항이 발생하지 않으므로 저항 특성이 개선되어 드레인 전압이 증가할 수록 드레인으로부터 핀치저항이 증가하는 특성을 가지고 있어 고 전압에 사용이 가능하다.-
公开(公告)号：KR1019970003933A
公开(公告)日：1997-01-29
申请号：KR1019950017307
申请日：1995-06-24
Applicant: 한국전자통신연구원
IPC: H01L27/06 , H01L21/822
Abstract: 본 발명은 고속 동작용 주문형 반도체(Application Specified Integrated Circuit: 이하, ASIC이라 약칭함)에 적합한 BiCMOS(Bipolar Complementary Metal Oxide Semiconductor) 소자의 제조방법에 관한 것으로서, 그 특징은, 3층 구조로 되어 밑에서부터 차례로 p
- /n
+ /n
- 형 또는 n
- /p
+ /p
- 형으로 된 기판에 소정의 깊이와 소정의 넓이로 p-웰과 n-웰을 인접하게 형성하되, 웰들의 깊이가, p
- /n
+ /n
- 형의 기판인 경우에는 제3층인 n-층의 바닥까지의 깊이로, n
- /p
+ /p
- 형의 기판인 경우에는 제3층인 p
- 층의 바닥까지의 깊이로 p
- 웰과 n
- 웰을 인접하게 형성하는 제1과정과, 상기 제1과정에 의해 형성된, 서로 인접한 위치에 있는 p-웰과 n-웰의 경계부위를 서로 격리시키고, 앞으로 형성될 베이스 영역과 컬렉터 영역 사이를 분리시키는 제2과정과, 상기 p-웰과 상기 n-웰에 각각 MOS 트랜지 터를 형성시키기 위하여 게이트 영역을 정의하고, 기판의 제3층에 컬렉터/에미터 영역을 형성하는 제3과정 및 상기 제4과정에 의해 게이트 영역이 정의되고 컬렉터/에미터 영역이 형성된 기판에 NMOS 트랜지스터, PMOS 트랜지스터 및 바이폴라 트랜지스터를 형성하되, 사이드 월 스페이서를 이용하여 상기 NMOS 트랜지스터와 상기 PMON 트랜지스터의 소스/드레인 영역의 면적을 줄여 기생용량을 줄이는 제4과정을 포함하는 데에 있고, 그 효과는 종래의 BiCMOS 소자보다 더 빠른 동작이 가능한 BiCMOS 소자를 제공하여 고속 고집적화와 저전력소비화를 촉진하는 데에 있다.-
公开(公告)号：KR1019960026949A
公开(公告)日：1996-07-22
申请号：KR1019940035477
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 고속고집적 반도체장치 구조 및 그 제조방법에 관한 것으로 고속고집적 및 높은 신뢰성을 요구하는 정보통신용 집적회로에 응용가능한 기술이다.
본 발명에 의해 제작된 고속고집적 반도체장치는 소오스/드레인 영역이 주변의 산화막에 접하고 있어 기생접합 용량문제가 해결될 수 있을 뿐 아니라 활성영역과 비활성영역이 단차없이 수평면에 놓이게 되어 짧은 채널 길이(0.5㎛이하)를 갖는 게이트 다결정 실리콘의 형성이 용이해진다.
이와 같이 소오스/드레인을 산화막으로 둘러싸는 방법에는 SOl(silicon on insulator) 기판을 이용하는 방법도 있으나, 이의 단점은 실리콘기판보다 가격이 비쌀 뿐 아니라, 실리콘기판 접촉을 만들 수 없는 단점이 있다.
또한 소오스/드레인 접합이 산화막으로 둘러싸여 현재 메모리소자에서 신뢰성에 문제가 되는 고에너지 입자(
-입자)에 의한 영향을 제거할 수 있게 된다.
위와 같은 효과로 인해 본 발명의 반도체장치를 이용하면 짧은 채널 길이를 갖는 신뢰성 있는 메모리소자 및 고속의 집적회로 제조가 용이해진다.-
公开(公告)号：KR101804254B1
公开(公告)日：2017-12-04
申请号：KR1020110134949
申请日：2011-12-14
Applicant: 한국전자통신연구원
Abstract: 능동무선전력장치는무선통신장치예를들어, 무선센서장치나무선센서태그등에소정시간동안발사되는빛이나레이저또는소정주파수의무선신호를수신하고, 수신되는신호를충전하여소정레벨의전압신호를생성한다. 생성된전압신호는무선전력장치의바이어스전원과더불어무선통신장치를동작모드로전환시킨다.
Abstract translation: 有源无线电力设备从无线通信设备（例如，无线传感器设备或无线传感器标签）接收发射预定时间的预定频率的光，激光或无线电信号，对接收到的信号进行充电， 它产生。 所产生的电压信号与无线电力设备的偏压电源一起使无线通信设备进入工作模式。
-
Patent Agency Ranking
公开(公告)号：KR1020140075976A
公开(公告)日：2014-06-20
申请号：KR1020120143856
申请日：2012-12-11
Applicant: 한국전자통신연구원
CPC classification number: H04W12/06 , H04L63/0853 , H04W12/08 , Y02D70/144 , Y02D70/162 , Y02D70/166
Abstract: Disclosed are a terminal and an operation controlling method thereof. The terminal receives the information of a tag device from the tag device and performs an authentication process. If the tag device is a registered tag device in the authentication process, the terminal receives start data corresponding to a terminal control function from the tag device, while in a power saving mode or a locking mode, and performs a function corresponding to the start data.
Abstract translation: 公开了一种终端及其操作控制方法。 终端从标签装置接收标签装置的信息，进行认证处理。 如果标签装置是认证处理中的注册标签装置，则在省电模式或锁定模式下，终端从标签装置接收对应于终端控制功能的开始数据，并且执行与开始数据相对应的功能 。
-
公开(公告)号：KR101302564B1
公开(公告)日：2013-09-02
申请号：KR1020090102999
申请日：2009-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/288 , H01L21/60 , H01L23/48 , H01L23/12
CPC classification number: H01L21/76898 , H01L23/3128 , H01L24/03 , H01L24/05 , H01L24/16 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/0557 , H01L2224/05599 , H01L2224/13025 , H01L2224/16147 , H01L2224/16237 , H01L2224/81141 , H01L2224/81191 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01014 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/10253 , H01L2924/15311 , H01L2924/15788 , H01L2224/05552 , H01L2924/00
Abstract: 비아 형성 방법이 제공된다. 상기 비아 형성 방법은 기판 내에 비아홀을 형성하는 것을 포함한다. 상기 비아홀을 갖는 기판을 제1 용액에 담궈 상기 비아홀을 상기 제1 용액으로 채운다. 상기 기판이 담긴 상기 제1 용액에 금속 입자를 함유하는 제2 용액을 제공하여 상기 비아홀에 금속 입자를 침강시킨다. 상기 금속 입자로 채워진 상기 비아홀을 갖는 기판에 대하여 열처리하는 제1 경화(curing) 공정을 수행하여 상기 비아홀 내에 비아를 형성한다. 아울러, 이를 이용하는 적층 칩 패키지의 제조 방법이 제공된다.
비아, 적층 칩 패키지-
公开(公告)号：KR1020120062255A
公开(公告)日：2012-06-14
申请号：KR1020100123442
申请日：2010-12-06
Applicant: 한국전자통신연구원
CPC classification number: B41N1/00 , B29D11/00596 , G02B5/0816 , Y10T29/49
Abstract: PURPOSE: A printing plate and a replica plate for the same are provided to simplify operational processes by using an original plate with different surface structures and surface energy. CONSTITUTION: A printing plate(100) includes a printing part(110) and a non-printing part(120). The printing part is flat and transfers a dropped solution. The non-printing part includes at least two irregular parts(122). The irregular parts are triangular, rectangular, or semi-circular. The surface energy of the irregular parts is determined based on the sizes, the shapes, the depths, and the gaps of the irregular parts and based on the texture of the printing plate. The printing plate includes at least one of silicon, glass, quartz, organic materials, and inorganic materials.
Abstract translation: 目的：提供印版和复印板，以通过使用具有不同表面结构和表面能的原版来简化操作过程。 构成：印版（100）包括印刷部（110）和非印刷部（120）。 打印部分是平的，传送一个下降的解决方案。 非印刷部分包括至少两个不规则部分（122）。 不规则部分是三角形，矩形或半圆形。 基于不规则部分的尺寸，形状，深度和间隙，并根据印刷版的纹理来确定不规则部分的表面能。 印版包括硅，玻璃，石英，有机材料和无机材料中的至少一种。
-
公开(公告)号：KR1020120035829A
公开(公告)日：2012-04-16
申请号：KR1020110011565
申请日：2011-02-09
Applicant: 한국전자통신연구원
IPC: H01L21/768 , H01L21/02 , C01B31/04 , H01L21/48
CPC classification number: H01L21/76877 , C01B32/20 , H01L21/02063 , H01L21/02601 , H01L21/486 , H01L21/76831
Abstract: PURPOSE: A via electrode manufacturing method is provided to increase production yield by preventing faults in a void or a core on a graphene layer within a via-hole. CONSTITUTION: A via-hole(102) is formed on a substrate. A catalyst layer(104) is formed on a sidewall and a floor of the via-hole. The catalyst layer is exposed to a solution in which graphene particles are mixed. A graphene layer is formed within the via-hole. An insulating film(103) is formed between the catalyst layer and the via-hole.
Abstract translation: 目的：提供一种通孔电极制造方法，通过防止通孔内的石墨烯层上的空隙或芯体中的缺陷来提高产量。 构成：在基板上形成通孔（102）。 催化剂层（104）形成在通孔的侧壁和地板上。 将催化剂层暴露于石墨烯颗粒混合的溶液中。 在通孔内形成石墨烯层。 在催化剂层和通孔之间形成绝缘膜（103）。
-
公开(公告)号：KR1020120026729A
公开(公告)日：2012-03-20
申请号：KR1020100088790
申请日：2010-09-10
Applicant: 한국전자통신연구원
Abstract: PURPOSE: An intaglio printing plate having supplementary patterns is provided to uniformly fill patterns of the printing plate with ink regardless of the direction of the patterns. CONSTITUTION: An intaglio printing plate having supplementary patterns comprises patterns(100) and one or more supplementary patterns(401,402). The supplementary patterns are arranged within the area of the patterns and have shapes different from the shapes of the patterns. The shape, depth, width, and height of the supplementary patterns can be adjusted.
Abstract translation: 目的：提供具有辅助图案的凹版印刷版，以均匀地填充印刷图案的图案，而不管图案的方向。 构成：具有补充图案的凹版印刷版包括图案（100）和一个或多个辅助图案（401,402）。 辅助图案被布置在图案的区域内并且具有与图案的形状不同的形状。 可以调整辅助图案的形状，深度，宽度和高度。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.022 seconds)
