公开(公告)号：KR100201920B1

公开(公告)日：1999-06-15

申请号：KR1019960017540

申请日：1996-05-22

Applicant: 최연익 ,  한민구

Inventor： 최연익 ,  한민구 ,  황규한 ,  박일용

IPC: H01L29/78

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
전력 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
항복전압특성이 저감되지 않으면서도 온 상태에서 낮은 저항값을 가지는 전력 트랜지스터 및 그 제조방법을 제공함.
3. 발명의 해결방법의 요지
개시된 전력 트랜지스터는 반도체 영역중 드리프트영역의 일부표면과 게이트 산화막의 하부간에서, 드레인 영역의 표면을 기준으로 융기적으로 형성된 제2도전형의 내부링 영역을 가짐에 의해, 온 상태에서의 저항값이 작아지도록 한 것을 특징으로 한다.
4. 발명의 중요한 용도
항복전압 및 출력특성이 높은 전력 트랜지스터로서 사용.

公开(公告)号：KR1019970077737A

公开(公告)日：1997-12-12

申请号：KR1019960015106

申请日：1996-05-08

Applicant: 한민구 ,  최연익

Inventor： 한민구 ,  최연익 ,  박일용

IPC: H01L29/78

Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
반도체 기판상에 제1도전형의 반도체 영역과, 상기 반도체 영역의 표면상의 소정영역에 형성된 제2도전형의 제1도핑영역과, 상기 제1도핑영역과 드리프트영역을 통하여 이격된 제1 또는 제2도전형의 제2도핑영역과 상기 제1도핑영역내의 표면상 채널영역을 갖도록 형성된 제1도전형의 제3도핑영역과, 상기 채널영역과 이 영역과 접한 상기 드리프트영역의 일부상에 산화막을 통하여 형성된 게이트층을 가지는 전력 트랜지스터에 있어서, 상기 게이트층이 형성된 산화막은 상기 드리프트영역상에서 상기 채널영역에 인접한 부분으로부터 두꺼워지는 소정양의 경사를 가짐으로써 항복전압이 증가됨을 요지로 한다.
4.발명의 중요한 용도
전력 트랜지스터 및 그 제조방법에 적합하다.

公开(公告)号：KR1019960012586B1

公开(公告)日：1996-09-23

申请号：KR1019930011739

申请日：1993-06-25

Applicant: 한민구 ,  민병혁

Inventor： 한민구 ,  민병혁

IPC: H01L29/78

Abstract: The method of manufacturing thin film transistor comprises the steps of : forming an active layer(10) after depositing and patterning a semiconductor material on a transparent substrate; forming a gate electrode pattern after depositing and patterning a gate insulating film(12) and a gate electrode(14) on the active layer(10); forming a source/a drain region(10c,10b) by ion-injection into the exposed active region; and forming an insulating film(20) by oxidizing the exposed active region through thermal oxidation.

Abstract translation: 制造薄膜晶体管的方法包括以下步骤：在将透明衬底上的半导体材料沉积和图案化之后形成有源层（10）; 在有源层（10）上沉积和构图栅极绝缘膜（12）和栅电极（14）之后形成栅电极图案; 通过离子注入形成暴露的有源区的源/漏区（10c，10b）; 以及通过热氧化来氧化暴露的有源区而形成绝缘膜（20）。

公开(公告)号：KR1019950012765A

公开(公告)日：1995-05-16

申请号：KR1019930021364

申请日：1993-10-14

Applicant: 한민구 ,  민병혁

Inventor： 한민구 ,  민병혁

IPC: H01L29/786

Abstract: 본 발명은 액정디스플레이에서 특히 화소(pixel)소자의 구조 및 그 제조방법에 관한 것으로, 본 발명은 소정의 전압이 인가되는 게이트단자와 소정의 데이타신호가 입력되는 드레인단자와 소정의 노드에 접속되는 소오스단자를 가지고 공통의 전류통로를 가지는 2개의 스위칭트랜지스터와, 상기 소오스단자와 소정의 전극 노드사이에 전극의 양단이 접속되고 산화막에 의해 감싸인 구조를 가지는 스토리지캐패시터로 이루어지는 화소소자를 개시하고 있다. 이로부터 본 발명은 LCD에 있어서 TFT 트랜지스터를 채용하는 통상의 화소소 자의 동일한 점유면적을 가지면서도 전류구동능력과 캐패시턴스의 용량이 증가하는 화소소자를 제공함에 의해, 액정노드로 되는 소오스노드에 전류의 차아지시간이 고속으로 되는 장점이 있다. 또한 통상의 모오스공정을 통해 점유면적의 증가없이 종래대비 적어도 2배의 캐패시턴스를 확보할 수 있는 잇점이 발생되며, 아울러 향후 동일기판상의 레이아웃을 용이하게 하는 효과가 발생한다. 또한 이러한 잇점들이 용이한 제조공정을 통해서 달성되는 효과가 있다. 또한 LCD의 틈간비율을 감소시키지 않고서도 기생캐패시턴스의 영향 을 최대 억제할 수 있다.

公开(公告)号：KR1019910020425A

公开(公告)日：1991-12-20

申请号：KR1019900006719

申请日：1990-05-11

Applicant: 한민구 ,  김용상 ,  박진석

Inventor： 한민구 ,  박진석 ,  김용상

IPC: G01L9/18 ,  G01L9/06

Abstract: 내용 없음

公开(公告)号：KR100275206B1

公开(公告)日：2001-01-15

申请号：KR1019980016658

申请日：1998-05-09

Applicant: 한민구

Inventor： 박철민 ,  유준석 ,  전재홍 ,  임무섭 ,  한민구

IPC: H01S3/00

Abstract: PURPOSE: A method for manufacturing poly-silicon single electron device via excimer-laser irradiation is provided to obtain poly-silicon islands whose size and location are precisely controlled and to form a single electron memory using the same by applying a lithography technique and an excimer laser annealing. CONSTITUTION: An amorphous silicon layer(4), an insulating layer(2) and a buffer layer(8) are successively formed on a substrate. The buffer layer is photo-etched to pattern a window in tip shape. To crystalize the amorphous silicon, annealing by irradiation of laser energy is carried out so that at least one poly silicon grain grows and is isolated around the center portion of the patterned tip to form a large fine-grain poly silicon quantum dot(40). The substrate consists of silicon material. The excimer laser is irradiated under 250deg.C of substrate temperature and 200mJ/cm¬2 of energy level. The quantum dot is an element of poly silicon single electron device.

Abstract translation: 目的：提供通过准分子激光照射制造多晶硅单电子器件的方法，以获得其尺寸和位置被精确控制的多晶硅岛，并通过应用光刻技术和准分子形成单个电子存储器 激光退火。 构成：在基板上依次形成非晶硅层（4），绝缘层（2）和缓冲层（8）。 对缓冲层进行光刻蚀以对尖端形状的窗口进行图案化。 为了使非晶硅晶化，进行通过激光能量的照射进行退火，使得至少一个多晶硅晶粒生长并围绕图案化尖端的中心部分分离以形成大的细晶粒多晶硅量子点（40）。 衬底由硅材料组成。 在250℃的基板温度和200mJ / cm 2的能级照射准分子激光。 量子点是多晶硅单电子器件的元素。

公开(公告)号：KR100268065B1

公开(公告)日：2000-10-16

申请号：KR1019980007489

申请日：1998-03-06

Applicant: 한민구

Inventor： 김두영 ,  변대석 ,  한민구 ,  최연익

IPC: H01L27/06

Abstract: PURPOSE: A horizontal-type SOI bipolar mode FET having a trench gate and a method for making the same are provided to achieve an enhanced electric characteristic, reduce a change of an element characteristic as well as an influence of a buried oxide layer. CONSTITUTION: A first conductive source area(40) is separated from a first conductive drain area(41), and they have a predetermined depth. A second conductive gate area is near to one area between the source and drain areas(40,41), insulates a gate plug deeper than the areas, and is contacted with a lower part of the trench. If the first conductive area is made of N-type impurity ion, the second conductive area is made of P-type ion. The gate plug is nearer to the source area, and is made of a polysilicon.

Abstract translation: 目的：提供具有沟槽栅的水平型SOI双极型FET及其制造方法，以实现增强的电特性，减少元件特性的变化以及掩埋氧化物层的影响。 构成：第一导电源区域（40）与第一导电漏极区域（41）分离，并且它们具有预定的深度。 第二导电栅极区域靠近源极和漏极区域（40,41）之间的一个区域，使栅极插塞比该区域更深，并且与沟槽的下部部分接触。 如果第一导电区域由N型杂质离子制成，则第二导电区域由P型离子制成。 门塞更靠近源区，由多晶硅制成。

公开(公告)号：KR100268063B1

公开(公告)日：2000-10-16

申请号：KR1019960053781

申请日：1996-11-13

Applicant: 한민구 ,  전재홍 ,  유준석 ,  박철민 ,  최홍석

Inventor： 한민구 ,  유준석 ,  박철민 ,  전재홍 ,  최홍석

IPC: H01L29/786

Abstract: PURPOSE: A thin film transistor having an area for suppressing a leakage current into a channel is provided to effectively reduce a leakage current in an off operation without an additional process, present the characteristic of an offset gate structure in an off state, operate as a non-offset structure in an on state, reduce the leakage current in larger numbers than that of a transistor composed of an offset structure without reducing the amount of an on current in an on operation than the amount of an on current of a transistor composed of a non-offset structure and operatively delete an offset area so as to have an enough gate driving capacity in a turn-on operation and operatively form the offset area so as to cut off a leakage current in a turn-off operation only. CONSTITUTION: The thin film transistor includes a channel area(12P), a gate insulating film(14), source and drain areas(12P(S),12P(D)) and a transparent gate area. The channel area has an off-set area(12a,12b) in the vicinity of both ends. The gate insulating film is formed on the channel area. The source area is formed to the first adjacent portion on the boundary the off-set area of the channel area. The drain area is formed to the second adjacent portion on the boundary the off-set area of the channel area. The transparent gate area is formed to the same length as the gate insulating film on the upper of the gate insulating and has an opaque film in the vicinity of both ends as a length being vertically opposite to the off-set area.

Abstract translation: 目的：提供一种薄膜晶体管，其具有用于抑制流入沟道的漏电流的区域，以便在没有附加处理的情况下有效地减少关断操作中的漏电流，将偏移栅极结构的特性呈现在断开状态，作为 非偏移结构处于导通状态，从而减小漏极电流大于由偏移结构组成的晶体管的漏电流，而不会减少导通电流导通电流的量，而不是由晶体管的导通电流量 非偏移结构，并且操作地删除偏移区域，以便在接通操作中具有足够的栅极驱动能力并且可操作地形成偏移区域，以便仅在关断操作中切断泄漏电流。 构成：薄膜晶体管包括沟道区（12P），栅极绝缘膜（14），源区和漏极区（12P（S），12P（D））和透明栅区。 通道区域在两端附近具有偏移区域（12a，12b）。 栅极绝缘膜形成在沟道区域上。 源极区域形成在边界上的第一相邻部分，该通道区域的偏移区域。 漏极区域形成在边界上的第二相邻部分，该通道区域的偏移区域。 透明栅极区域形成为与栅极绝缘体的上部的栅极绝缘膜相同的长度，并且在两端附近具有与偏移区域垂直相反的长度的不透明膜。

公开(公告)号：KR1020000021320A

公开(公告)日：2000-04-25

申请号：KR1019980040336

申请日：1998-09-28

Applicant: 한민구

Inventor： 한민구 ,  박철민 ,  유준석 ,  전재홍

IPC: H01L21/335

Abstract: PURPOSE: A method for manufacturing an active layer of a thin film transistor and a structure thereof are to improve an electrical characteristic of the thin film transistor. CONSTITUTION: A method for manufacturing an active layer of a thin film transistor comprises the steps of: forming an amorphous silicon film(202) on a substrate(200); irradiating locally a light having an energy enough to change an amorphous silicon into a polycrystalline silicon on the amorphous silicon film; and forming a plurality of polycrystalline silicon regions(210) on the amorphous silicon film at fixed space. The polycrystalline silicon regions have a various shape. The amorphous silicon film and the polycrystalline silicon region are regularly formed to each other at a fixed space and have a mesh form and a honeycomb form.

Abstract translation: 目的：制造薄膜晶体管的有源层的方法及其结构是改善薄膜晶体管的电特性。 构成：制造薄膜晶体管有源层的方法包括以下步骤：在衬底（200）上形成非晶硅膜（202）; 局部照射具有足够能量的光以将非晶硅变成非晶硅膜上的多晶硅; 以及在所述非晶硅膜上以固定空间形成多个多晶硅区域（210）。 多晶硅区域具有各种形状。 非晶硅膜和多晶硅区域以固定的空间相互规则地形成，并且具有网状和蜂窝状。

公开(公告)号：KR100222436B1

公开(公告)日：1999-10-01

申请号：KR1019960036116

申请日：1996-08-28

Applicant: 한민구 ,  임무섭 ,  박철민 ,  최연익

Inventor： 한민구 ,  최연익 ,  임무섭 ,  박철민

IPC: H01J1/30

Abstract: 내부에 자체 진공을 보유하는 필드 에미션 증폭소자 및 그 제조방법이 개시된다. 개시된 필드 에미션 증폭소자는, 기판에 차례로 적층된 제1,2절연막을 통하여 상부에 수평으로 형성된 대체로 원뿔형의 캐소드와; 상기 캐소드와 이격되어 수평적으로 대향하는 애노드와; 상기 캐소드와 애노드를 이루는 도전막위에 차례로 적층된 제3,4절연막을 통하여 상부에 형성되고 상기 제1절연막의 일부에 밀착 형성되어 상기 캐소드와 애노드의 이격된 내부 공간을 진공상태로 유지시킴과 함께 상기 공간내부에 팁들을 형성하여 콘트롤 그리드로서 기능하는 게이트를 구비함을 특징으로 한다.