中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

48 records (took 0.024 seconds)

    21.
    发明专利
    未知

    公开(公告)号：DE102004021241A1

    公开(公告)日：2005-11-17

    申请号：DE102004021241

    申请日：2004-04-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： TILKE ARMIN ,  DAHL CLAUS

    IPC: H01L21/331 ,  H01L21/8249 ,  H01L21/8222

    Abstract: Method for producing a planar spacer, an associated bipolar transistor and an associated BiCMOS circuit arrangement. The invention relates to a method for production of a planar spacer, of an associated bipolar transistor and of an associated BiCMOS circuit arrangement, in which first and second spacer layers are formed after the formation of a sacrificial mask on a mount substrate. A first anisotropic etching process of the second spacer layer is carried out to produce auxiliary spacers. A second anisotropic etching step is then carried out, in order to produce the planar spacers, using the auxiliary spacers as an etch mask.

    Verfahren zur Herstellung eines Bipolartransistors
    22.
    发明专利
    Verfahren zur Herstellung eines Bipolartransistors 未知

    公开(公告)号：DE102014113989B4

    公开(公告)日：2020-06-04

    申请号：DE102014113989

    申请日：2014-09-26

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： TILKE ARMIN ,  TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

    IPC: H01L21/331 ,  H01L29/161 ,  H01L29/732 ,  H01L29/737

    Abstract: Ein Verfahren zum Herstellen eines Bipolartransistors (BT), das Verfahren weist auf:Bereitstellen eines Halbleiterkörpers (1), der ein vergrabenes Kontaktgebiet (11) aufweist;Bilden einer Basiskontaktschicht (22) auf dem Halbleiterkörper (1), die Basiskontaktschicht (22) ist mit Dotierstoffen des ersten Dotierstofftyps dotiert;Bilden einer Isolationsschicht (70) auf der Basiskontaktschicht (22),Bilden einer Öffnung (80) durch die Isolationsschicht (70) und die Basiskontaktschicht (22), um eine Oberfläche (2) des Halbleiterkörpers (1) freizulegen;Bilden eines Kollektorgebiets (12), durch die Öffnung (80) hindurch, in einer ersten Halbleiterschicht (10'), die mit Dotierstoffatomen des zweiten Dotierstofftyps dotiert ist,Bilden eines Basisgebiets (20) auf dem Kollektorgebiet (12), wobei das Basisgebiet (20) mit Dotierstoffen des ersten Dotierstofftyps dotiert ist und seitlich an die Basiskontaktschicht (22) angrenzt;Bilden eines Emittergebiets (30), das mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist, auf dem Basisgebiet (20).

    Integrierte Schaltung mit Graben-Isolationsbereichen und Verfahren zu deren Herstellung
    23.
    发明专利
    Integrierte Schaltung mit Graben-Isolationsbereichen und Verfahren zu deren Herstellung 未知

    公开(公告)号：DE102008059885B4

    公开(公告)日：2017-08-31

    申请号：DE102008059885

    申请日：2008-12-01

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： TILKE ARMIN

    IPC: H01L21/762

    Abstract: Integrierte Schaltung, mit: einem Substrat (202), das eine Vorrichtung (208) trägt; und Graben-Isolationsbereichen (216a, 216b), die konfiguriert sind, um die Vorrichtung (208) seitlich zu isolieren, wobei die Graben-Isolationsbereiche (216a, 216b) sich durch das Substrat (202) erstrecken; und einer Rückseite; die bis zu den Graben-Isolationsbereichen (216a, 216b) rückseitenpoliert worden ist; und einem Isolator (232), der sich auf der Rückseite befindet, wobei sich der Isolator (232) auf dem Substrat (202) und auf den Graben-Isolationsbereichen (216a, 216b) befindet; und in den Graben-Isolationsbereichen (216a, 216b) enthaltenen Isolationsauskleidungen (218a, 218b); und n-Typ-Auskleidungsbereiche (222b, 228b), die eine Seitenwandoberfläche der Graben-Isolationsbereiche (216a, 216b) auskleiden und eine vergrabene Schicht (204) kontaktieren und sich durch diese vergrabene Schicht (204) mit einer höheren Dotierkonzentration als das Substrat (202) erstrecken.

    Seibipolartransistor
    24.
    发明专利
    Seibipolartransistor 未知

    公开(公告)号：DE102014113989A1

    公开(公告)日：2016-03-31

    申请号：DE102014113989

    申请日：2014-09-26

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： TILKE ARMIN ,  TSCHUMAKOW DMITRI ALEX ,  DAHL CLAUS

    IPC: H01L29/732 ,  H01L21/331 ,  H01L29/04 ,  H01L29/16 ,  H01L29/737

    Abstract: Ein Bipolartransistor wird beschrieben. Gemäß einem Aspekt der vorliegenden Erfindung weist der Bipolartransistor einen Halbleiterkörper auf, der ein Kollektorgebiet und ein, auf dem Kollektorgebiet angeordnetes Basisgebiet umfasst. Das Basisgebiet hat eine erste Kristallstruktur und ist zumindest teilweise mit Dotierstoffen eines ersten Dotierstofftyps dotiert. Das Kollektorgebiet ist seitlich durch eine Grabenisolation umschlossen und ist mit Dotierstoffen eines zweiten Dotierstofftyps dotiert. Der Transistor weist des Weiteren eine leitende Basiskontaktschicht auf, die das Basisgebiet seitlich umschließt, welches mit Dotierstoffen des ersten Dotierstofftyps dotiert ist. Die Basiskontaktschicht weist einen Abschnitt mit einer ersten Kristallstruktur und einen Abschnitt mit einer zweiten Kristallstruktur auf, wobei der Abschnitt mit der zweiten Kristallstruktur den Abschnitt mit der ersten Kristallstruktur seitlich umschließt. Der Transistor weist des Weiteren ein auf dem Basisgebiet angeordnetes Emittergebiet auf, wobei das Emittergebiet mit Dotierstoffen des zweiten Dotierstofftyps dotiert ist und einen pn-Übergang mit dem Basisgebiet bildet.

    Verfahren zum Herstellen eines Halbleiterbauelements
    25.
    发明专利
    Verfahren zum Herstellen eines Halbleiterbauelements 未知

    公开(公告)号：DE102006030647B4

    公开(公告)日：2011-11-10

    申请号：DE102006030647

    申请日：2006-07-03

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KNOEFLER ROMAN ,  TILKE ARMIN

    IPC: H01L21/8238 ,  C01B33/00 ,  H01L27/092

    Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgendes umfasst: Ausbilden einer amorphen Schicht (105) über einem Substrat (101); Ausbilden einer Stressorschicht (120) mit einer ersten Verspannung über der amorphen Schicht (105); Relaxieren der ersten Verspannung in einem Abschnitt der Stressorschicht (120) auf eine zweite Verspannung; Rekristallisieren der amorphen Schicht (105), während die Stressorschicht (120) über der amorphen Schicht (105) angeordnet ist, wodurch eine rekristallisierte Schicht (101A) ausgebildet wird; und Ausbilden eines Gatestapels (220, 222) über der rekristallisierten Schicht (101A).

    27.
    发明专利
    未知

    公开(公告)号：DE102004021240B4

    公开(公告)日：2008-07-31

    申请号：DE102004021240

    申请日：2004-04-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： TILKE ARMIN ,  WAGNER CAJETAN ,  ROCHEL MARKUS

    IPC: H01L21/8249 ,  H01L29/737

    Abstract: Method and systems for producing a semiconductor circuit arrangement are disclosed. In one implementation, after a formation of a first electrically conductive layer at the surface of a semiconductor substrate for the purpose of realizing a base connection layer and a first split gate layer, an implantation mask is formed for the purpose of carrying out a first collector implantation for the purpose of forming a collector connection zone. After the formation of a hard mask layer and a first etching mask, the hard mask layer is patterned and an emitter window is uncovered using the patterned hard mask layer. Using the patterned hard mask layer a second collector implantation is effected for the purpose of forming a collector zone, a base layer being formed in the region of the emitter window. Afterward, using a second etching mask, a field effect transistor region is uncovered and the patterned hard mask layer is removed in this region in order finally to form a second electrically conductive layer over the whole area for the purpose of realizing an emitter layer and a second split gate layer. Both the bipolar transistor and the field effect transistor are subsequently completed in a customary manner, in particular a source/drain implantation being used simultaneously for the doping of the emitter layer. Since the gate is deposited in two layers, the first layer simultaneously serving as base connection layer and the second layer simultaneously serving as emitter layer, up to two lithography planes can be obviated and costs can thereby be saved.

Patent Agency Ranking