데이터 통신용 송신기
    31.
    发明公开
    데이터 통신용 송신기 有权
    用于数据通信的发射机

    公开(公告)号:KR1020130067733A

    公开(公告)日:2013-06-25

    申请号:KR1020110134593

    申请日:2011-12-14

    CPC classification number: H04L1/205 H04L1/244 H04L25/03343 H04L2025/03356

    Abstract: PURPOSE: A transmitter for data communication implemented in a pre-output driver is provided to control the delay value of data patterns by executing pre-emphasis in an output driver and a pre-output driver. CONSTITUTION: A serialization device(110) converts data inputted to an input end into serial data. A pre-output driver(120) generates pre-emphasis data by emphasizing the serial data. An output driver generates output data by receiving pre-emphasis data. A pre-output controller(140) controls the delay value of delay data which is applied to the pre-emphasis of an output driver. A variable capacitor is installed between a pre-output controller and an output driver. The variable capacitor controls the capacitance according to the delay value.

    Abstract translation: 目的:提供在预输出驱动器中实现的用于数据通信的发送器,以通过在输出驱动器和预输出驱动器中执行预加重来控制数据模式的延迟值。 构成:序列化装置(110)将输入到输入端的数据转换成串行数据。 预输出驱动器(120)通过强调串行数据产生预加重数据。 输出驱动器通过接收预加重数据产生输出数据。 预输出控制器(140)控制应用于输出驱动器的预加重的延迟数据的延迟值。 一个可变电容器安装在一个预输出控制器和一个输出驱动器之间。 可变电容器根据延迟值控制电容。

    단일 인덕터 다중 출력 직류―직류 변환기 및 그 제어 방법
    32.
    发明公开
    단일 인덕터 다중 출력 직류―직류 변환기 및 그 제어 방법 有权
    单电感多输出(SIMO)DC-DC转换器及其控制方法

    公开(公告)号:KR1020130067344A

    公开(公告)日:2013-06-24

    申请号:KR1020110133763

    申请日:2011-12-13

    Inventor: 김철우 김정문

    CPC classification number: H02M3/158 H02M2001/009

    Abstract: PURPOSE: A SIMO(Single Inductor Multi Output) DC-CC converter and a control method thereof are provided to make an amplifier, which is to utilize the information on output nodes as a load current, unnecessary, thereby securing stability without a separate compensation circuit. CONSTITUTION: A SIMO(Single Inductor Multi Output)DC-CC converter(100) includes an output selection unit(110) which selects a first output node which is provided with a present current from a drive unit among multiple output nodes; a comparator(120) which judges whether output voltage is higher than the reference voltage or not by comparing the output voltage of a first output node with the reference voltage of the first output node; and a control unit(130) which controls a first time length which is setup as the maximum time length that continues supplying current to a first output node according to the judgment. [Reference numerals] (110) Output selection unit; (120) Comparison unit; (130) Control unit; (140) Driving unit; (151) Output 1; (152) Output 2; (AA) Output N

    Abstract translation: 目的:提供一种SIMO(单电感多输出)DC-CC转换器及其控制方法,使不需要使用输出节点上的信息作为负载电流的放大器,从而确保稳定性,而无需单独的补偿电路 。 构成:SIMO(单电感器多输出)DC-CC转换器(100)包括输出选择单元(110),其从多个输出节点中的驱动单元中选择提供有当前电流的第一输出节点; 比较器(120),其通过将第一输出节点的输出电压与第一输出节点的参考电压进行比较来判断输出电压是否高于参考电压; 以及控制单元(130),其控制被设置为根据判断继续向第一输出节点供应电流的最大时间长度的第一时间长度。 (附图标记)(110)输出选择单元; (120)比较单位; (130)控制单元; (140)驱动单元; (151)输出1; (152)输出2; (AA)输出N

    위상 주파수 검출 방법 및 장치
    33.
    发明授权
    위상 주파수 검출 방법 및 장치 有权
    用于检测相位和频率的方法和装置

    公开(公告)号:KR101276727B1

    公开(公告)日:2013-06-19

    申请号:KR1020110120542

    申请日:2011-11-17

    Inventor: 김철우 정인화

    Abstract: 본 발명은 위상 주파수 검출 방법 및 장치에 관한 것으로, 기준 클럭 신호의 활성 전이에서 입력 데이터를 샘플링하여 샘플링 신호를 생성하는 샘플링 신호 생성 단계; 상기 샘플링 신호 생성 단계에서의 지연 시간만큼 상기 입력 데이터를 지연시킨 제1 모사지연신호를 생성하는 단계; 상기 샘플링 신호를 이용하여, 상기 샘플링 신호와 기 설정된 위상 차를 갖는 샘플링 지연신호를 생성하는 샘플링 지연신호 생성 단계; 상기 샘플링 지연신호 생성 단계에서의 지연 시간만큼 상기 샘플링 신호를 지연시킨 제2 모사지연신호를 생성하는 단계; 상기 샘플링 신호, 상기 제1 모사지연신호, 상기 샘플링 지연신호 및 상기 제2 모사지연신호를 이용하여 펄스 열을 생성하는 펄스 열 생성 단계; 및상기 펄스 열을 이용하여 상기 기준 클럭 신호의 주파수를 조절하는 주파수 조절 단계를 포함한다.

    위상 주파수 검출 방법 및 장치
    34.
    发明公开
    위상 주파수 검출 방법 및 장치 有权
    用于检测相位和频率的方法和装置

    公开(公告)号:KR1020130054887A

    公开(公告)日:2013-05-27

    申请号:KR1020110120542

    申请日:2011-11-17

    Inventor: 김철우 정인화

    CPC classification number: H03L7/085 H03D13/00 H03K5/135 H03L7/0814 H04L7/033

    Abstract: PURPOSE: Phase frequency detection method and device are provided to remove a skew problem between a reference clock and data, to improve a real data transmission rate and to reduce a phase update time or a frequency synchronization time. CONSTITUTION: A sampling unit(110) samples input data in an activation transition of a reference clock signal and generates a sampling signal. A first simulation delay unit(130) generates a first simulation delay signal by delaying input data by a delay time in the sampling unit. A sampling delay unit(150) generates a sampling delay signal having predetermined phase difference with the sampling signal using the sampling signal. A second simulation delay unit(170) generates a second simulation delay signal delaying the sampling signal by the delay time in the sampling delay unit. A phase detector(180) generates a pulse train using the sampling signal, first simulation delay signal, sampling delay signal and second simulation delay signal. A frequency control unit(190) controls a frequency of the reference clock signal using the pulse train. [Reference numerals] (110) Sampling unit; (130) First simulation delay unit; (140) Acceleration signal generating unit; (150) Sampling delay unit; (170) Second simulation delay unit; (180) Phase detector; (190) Frequency control unit

    Abstract translation: 目的:提供相位频率检测方法和装置,以消除参考时钟和数据之间的偏斜问题,提高实际数据传输速率,减少相位更新时间或频率同步时间。 构成:采样单元(110)在参考时钟信号的激活转换中采样输入数据并产生采样信号。 第一模拟延迟单元(130)通过在采样单元中延迟输入数据延迟时间来产生第一模拟延迟信号。 采样延迟单元(150)使用采样信号产生具有采样信号的预定相位差的采样延迟信号。 第二模拟延迟单元(170)产生将采样信号延迟采样延迟单元中的延迟时间的第二仿真延迟信号。 相位检测器(180)使用采样信号,第一仿真延迟信号,采样延迟信号和第二仿真延迟信号产生脉冲串。 频率控制单元(190)使用脉冲串控制基准时钟信号的频率。 (附图标记)(110)取样单元; (130)第一模拟延迟单元; (140)加速信号发生单元; (150)采样延迟单元; (170)第二模拟延迟单元; (180)相位检测器; (190)频率控制单元

    전류 공급 장치
    35.
    发明公开
    전류 공급 장치 有权
    当前来源

    公开(公告)号:KR1020120111693A

    公开(公告)日:2012-10-10

    申请号:KR1020110030336

    申请日:2011-04-01

    CPC classification number: G05F3/205 G11C5/146 G11C11/4074

    Abstract: PURPOSE: A current supply device is provided to supply a stable current by compensating the change of external circumstances. CONSTITUTION: A voltage regulator(10) outputs an output voltage according to the difference between a power voltage and an input voltage. An output resistor(40) includes a plurality of switching elements. A circumstance change detector(20) generates a driving control signal for the switching elements. One end of capacitor(50) is connected between an output terminal of the circumstance change detector and a driving control terminal of the switching element. [Reference numerals] (20) Circumstance change detector; (30) Output checking processor

    Abstract translation: 目的:提供电流供应装置,通过补偿外部环境的变化来提供稳定的电流。 构成:电压调节器(10)根据电源电压和输入电压之间的差异输出输出电压。 输出电阻器(40)包括多个开关元件。 环境变化检测器(20)产生用于开关元件的驱动控制信号。 电容器(50)的一端连接在环境变化检测器的输出端子与开关元件的驱动控制端子之间。 (附图标记)(20)环境变化检测器; (30)输出检测处理器

    온도 감지 회로 및 감지 방법
    36.
    发明公开
    온도 감지 회로 및 감지 방법 有权
    用于检测温度的电路和方法

    公开(公告)号:KR1020120045413A

    公开(公告)日:2012-05-09

    申请号:KR1020100106932

    申请日:2010-10-29

    CPC classification number: G01K7/25 G01K7/01 G01K15/005

    Abstract: PURPOSE: A temperature sensing circuit and a sensing method thereof are provided to reduce errors of a temperature measurement result by nonlinear characteristic and to enhance the accuracy and resolution of the measurement result. CONSTITUTION: A temperature sensing circuit comprises a first oscillator(301), a second oscillator(303), and a temperature information generating unit(307). The first oscillator generates a fist periodical signal. The second oscillator generates a second periodical signal. A frequency of the second periodical signal becomes higher as a temperature is increased. The temperature information generating unit generates temperature information by using a difference between the frequencies of first and second periodical signals.

    Abstract translation: 目的:提供一种温度检测电路及其检测方法,以减少非线性特性对温度测量结果的误差,提高测量结果的精度和分辨率。 构成:温度检测电路包括第一振荡器(301),第二振荡器(303)和温度信息产生单元(307)。 第一个振荡器产生第一个周期信号。 第二振荡器产生第二周期信号。 随着温度的升高,第二周期信号的频率变高。 温度信息生成单元通过使用第一和第二周期信号的频率之间的差来生成温度信息。

    이중모드 직류-직류 변환기 및 그 제어방법
    37.
    发明公开
    이중모드 직류-직류 변환기 및 그 제어방법 失效
    双模DC-DC转换器及其控制方法

    公开(公告)号:KR1020110084692A

    公开(公告)日:2011-07-26

    申请号:KR1020100004384

    申请日:2010-01-18

    Inventor: 김철우 김정문

    Abstract: PURPOSE: A dual mode DC-DC converter and a control method thereof are provided to increasing a conversion rate between a pulse width modulation and pulse frequency modulation, thereby preventing an outputted voltage of a DC-DC converter to get out of a stable voltage range. CONSTITUTION: An outer reference voltage is applied to a non-inverting pressure terminal of an error amplifier(401). The outer reference voltage is applied in an A-terminal of a second multiplexer(411). A pulse width modulation is comprised of the error amplifier, a first comparator(403), a first RS flip-flop(407), a PID compensator(409), and the second multiplexer. A dual mode DC-DC converter comprises the pulse width modulation, the error amplifier, a pulse frequency modulation, and a selection part.

    Abstract translation: 目的:提供双模式DC-DC转换器及其控制方法,以提高脉冲宽度调制和脉冲频率调制之间的转换速率,从而防止DC-DC转换器的输出电压脱离稳定的电压范围 。 构成:将外部参考电压施加到误差放大器(401)的非反相压力端子。 外部参考电压施加在第二多路复用器(411)的A端中。 脉宽调制包括误差放大器,第一比较器(403),第一RS触发器(407),PID补偿器(409)和第二多路复用器。 双模DC-DC转换器包括脉宽调制,误差放大器,脉冲频率调制和选择部分。

    디스플레이 포트의 디지털 엔코더 및 디지털 디코더
    38.
    发明授权
    디스플레이 포트의 디지털 엔코더 및 디지털 디코더 有权
    显示编码器和数字解码器

    公开(公告)号:KR101038112B1

    公开(公告)日:2011-06-01

    申请号:KR1020100065878

    申请日:2010-07-08

    Inventor: 김철우 김용태

    Abstract: 디스플레이 포트의 데이터 전송 속도를 증가시킬 수 있는, 디지털 엔코더 및 디지털 디코더에 관한 기술이 개시된다. 이러한 기술에 따르면, 디스플레이 포트의 디지털 엔코더에 있어서, SR(Scrambler Reset)-코드를 이용하여, 상기 디스플레이 포트의 링크 계층으로부터 전송된 데이터를 스크램블링하는 데이터 스크램블러; 상기 스크램블링된 데이터에 스큐를 삽입하는 인터레인 스큐어; 및 상기 인터레인 스큐어의 출력신호를 엔코딩하는 데이터 엔코더를 포함하며, 상기 데이터 스크램블러, 상기 인터레인 스큐어 및 상기 데이터 엔코더는 파이프 라인 구조인 디스플레이 포트의 디지털 엔코더가 제공된다.

    Abstract translation: 公开了一种涉及能够提高显示端口的数据传输速率的数字编码器和数字解码器的技术。 根据该技术,在显示端口的数字编码器中,使用加扰器复位(SR)码从显示端口的链路层发送数据加扰器加扰数据; 隔行扫描,用于将歪斜插入加扰数据; 以及数据编码器,用于编码隔行缩放器的输出信号,其中数据加扰器,交织缩放器和数据编码器是流水线结构。

    주파수 체배 시스템 및 그 제어 방법
    39.
    发明授权
    주파수 체배 시스템 및 그 제어 방법 有权
    频率乘法系统及其控制方法

    公开(公告)号:KR101013920B1

    公开(公告)日:2011-02-14

    申请号:KR1020080074503

    申请日:2008-07-30

    Abstract: 본 발명은 주파수 체배 기술을 개시한다. 즉, 불규칙한 지연차를 갖는 다중 지연 클럭을 비교하고, 다중 지연 클럭 간의 지연 미스매치를 자기 보정하여 규칙적이며 일정한 지연 펄스 폭을 형성하는 저지터의 다중 지연 클럭을 생성 및 주파수 체배하는 주파수 체배 시스템 및 그 제어 방법을 구현함으로써, 제어 전압이 리셋될 때 그라운드 값으로 떨어지는 것을 방지하여 오동작의 발생 가능성을 제거됨과 더불어 해당 체배비에 맞게 양상된 깨끗한 체배 클럭을 다수개 생성하고, 이 생성된 체배 클럭을 제공받은 임베디드 시스템 혹은 임베디드 프로세서의 고정밀 성능 향상을 고조시킨다.
    지연고정루프, 시간 오차 비교기, 주파수 체배기, 자기 보정

    발진 회로를 이용한 온도 측정 장치 및 방법
    40.
    发明授权
    발진 회로를 이용한 온도 측정 장치 및 방법 有权
    使用振荡器测量温度的装置和方法

    公开(公告)号:KR100955525B1

    公开(公告)日:2010-04-30

    申请号:KR1020080024582

    申请日:2008-03-17

    Abstract: 본 발명은 발진 회로를 이용한 온도 측정 장치 및 방법에 관한 것이다. 상기 온도 측정 장치는 온도에 민감한 제1 발진 회로; 온도에 민감하지 않은 제2 발진 회로; 상기 제1 발진 회로에서 출력되는 제1 주파수 신호 및 상기 제2 발진 회로에서 출력되는 제2 주파수 신호를 선택적으로 통과시키는 먹스; 및 상기 제1 주파수 신호 및 상기 제2 주파수 신호의 주파수 차이를 디지털 코드로 변환하는 주파수/디지털 변환기를 포함한다.
    발진 회로, 온도, 먹스, 주파수/디지털 변환기, 업다운 카운터

Patent Agency Ranking