-
公开(公告)号：KR100663976B1
公开(公告)日：2007-01-02
申请号：KR1020050009845
申请日：2005-02-03
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: H01L27/115
Abstract: 본 발명은 액티브 영역에 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드(NAND) 플래시 메모리 어레이 및 그 동작방법에 관한 것이다.
종래 전하트랩 메모리 셀의 구조와 달리 본 발명에서 사용되는 메모리 셀은 액티브 영역에 복수개의 도핑층을 적절히 형성함으로써, 소스/드레인 영역과 PN 접합을 이루는 부분에서 전자가 밴드간 터널링이 되도록 유도하고, 상기 전자를 소정의 역 바이어스 상태에서 가속시켜 애벌런치 현상을 유도하여 이때 생성된 홀을 각 전하트랩 메모리 셀의 전하트랩층으로 주입시키는 방식으로 프로그램하고, 이레이즈시에는 FN 터널링으로 채널에 있는 전자를 상기 각 셀의 전하트랩층으로 주입시키는 방식으로 낸드 플래시 메모리 어레이를 동작하는 방법을 제공한다.
전하트랩, 플래시 메모리, 터널링, 애벌런치, NAND-
公开(公告)号：KR100663974B1
公开(公告)日：2007-01-02
申请号：KR1020050009844
申请日：2005-02-03
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: H01L27/115
Abstract: 본 발명은 액티브 영역에 복수개의 도핑층을 갖는 전하트랩 플래시 메모리 셀의 구조 및 그 제조방법과 동작방법에 관한 것이다.
종래 전하트랩 메모리 셀의 구조와 달리 본 발명은 액티브 영역에 복수개의 도핑층을 적절히 형성함으로써, 소스/드레인 영역과 PN 접합을 이루는 부분에서 전자가 밴드간 터널링이 되도록 유도하고, 상기 전자를 소정의 역 바이어스 상태에서 가속시켜 애벌런치 현상을 유도하여 이때 생성된 홀을 전하트랩 메모리 셀의 전하트랩층으로 주입시키는 방식으로 프로그램하고, 이레이즈시에는 FN 터널링으로 채널에 있는 전자를 상기 전하트랩층으로 주입시키는 방식으로 셀을 동작하는 방법을 제공한다.
전하트랩, 플래시 메모리, 터널링, 애벌런치-
公开(公告)号：KR100652401B1
公开(公告)日：2006-12-01
申请号：KR1020050012914
申请日：2005-02-16
Applicant: 삼성전자주식회사
IPC: H01L27/115 , B82Y10/00
CPC classification number: H01L29/7881 , H01L29/4232 , H01L29/42324 , H01L29/513 , H01L29/792
Abstract: 반도체 기판 상에 형성된 터널 절연막과, 터널 절연막 상에 형성된 스토리지 노드와, 스토리지 노드 상에 형성된 블로킹 절연막, 및 블로킹 절연막 상에 형성된 제어 게이트 전극을 포함하는 비휘발성 메모리 소자가 개시된다. 스토리지 노드는 트랩 밀도가 서로 다른 적어도 2 이상의 트랩막들을 포함하고, 블로킹 절연막은 실리콘 산화막보다 높은 유전율을 갖는다.
-
公开(公告)号：KR100618877B1
公开(公告)日：2006-09-08
申请号：KR1020040095051
申请日：2004-11-19
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115 , H01L21/318 , H01L21/336
CPC classification number: G11C16/0475 , H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법이 개시된다. 본 발명에 따른 멀티비트 비휘발성 메모리 소자는 반도체 기판에 형성된 채널 영역, 채널 영역과 쇼트키 콘택을 이루고 있는 소오스 및 드레인, 채널 영역의 일부분 상에 형성된 중앙 게이트 전극, 중앙 게이트 전극 외측의 채널 영역에 형성된 제 1 및 제 2 측벽 게이트 전극들, 및 채널 영역과 측벽 게이트 전극들 사이에 형성된 제 1 및 제 2 스토리지 노드들을 포함한다.
-
公开(公告)号：KR100612015B1
公开(公告)日：2006-08-11
申请号：KR1020040057161
申请日：2004-07-22
Applicant: 삼성전자주식회사
IPC: H04N19/13
CPC classification number: H04N19/13 , H04N19/159 , H04N19/176 , H04N19/70
Abstract: 컨텍스트 적응형 이진 산술 부호화 방법 및 그 장치가 개시된다. 본 발명에 따른 컨텍스트 적응형 이진 산술 부호화 방법은, 입력 블록에 포함된 소정 크기의 다수의 레지듀얼 블록 각각에 대해 다수의 신택스 엘리먼트들을 생성하는 단계; 상기 신택스 엘리먼트들 중에서 0이 아닌 변환 계수가 존재하는지를 나타내는 각 레지듀얼 블록의 플래그들을 그룹화하는 단계; 및 상기 그룹화된 플래그들을 컨텍스트 적응형 이진 산술부호화하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 컨텍스트 적응형 이진 산술 부호화의 복잡도를 감소시킴으로써 보다 신속하고 간단하게 컨텍스트 적응형 이진 산술 부호화가 가능해진다.
-
Patent Agency Ranking
公开(公告)号：KR100486696B1
公开(公告)日：2006-04-21
申请号：KR1019980003151
申请日：1998-02-04
Applicant: 삼성전자주식회사
Inventor： 김정우
IPC: H01L29/00
Abstract: 본 발명은 금속-실리콘 산화물(metal-siliside)을 이용한 단일 전자 트랜지스터(single electron transistor) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 메탈 실리사이드를 이용한 단일 전자 트랜지스터는 메탈-실리사이드 박막 재료로 CoSi
2 나 NiSi
2 를 이용함으로써, 감광막의 제거가 용이하고, 에피택시 성장에 의한 안정된 박막 특성의 장점이 있다.-
公开(公告)号：KR100490409B1
公开(公告)日：2005-05-17
申请号：KR1020020052284
申请日：2002-08-31
Applicant: 삼성전자주식회사
Inventor： 김정우
IPC: G11B20/02
Abstract: 음원의 종류에 따라 각기 다른 볼륨 레벨값을 갖는 오디오 신호를 일정한 볼륨 레벨로 재생하는 오디오 볼륨 자동 제어 방법 및 그 장치가 개시되어 있다. 본 발명은 오디오 볼륨 자동 조절 방법에 있어서, 오디오 소스의 각 대역별 크기값을 기준으로 설정하는 과정, 재생되는 오디오 소스의 각 대역별 크기값을 분석하는 과정, 기준으로 설정된 오디오 소스의 각 대역별 크기값과 상기 과정에서 분석된 오디오 소스의 각 대역별 크기값을 비교하여 그 차이값을 추출하는 과정, 추출된 차이값이 따라 재생되는 오디오 소스의 음량을 조절하는 과정을 포함한다.
-
公开(公告)号：KR100474850B1
公开(公告)日：2005-03-11
申请号：KR1020020071042
申请日：2002-11-15
Applicant: 삼성전자주식회사 , 대한민국(서울대학교 총장)
IPC: H01L27/115
CPC classification number: H01L29/7926 , G11C11/5628 , H01L21/28282 , H01L29/66833 , H01L29/785 , H01L29/7923
Abstract: 수직 채널을 가지는 SONOS 메모리 및 그 제조방법이 개시된다. 개시된 수직 채널을 가지는 SONOS 메모리는, 기판과, 기판 상에 적층되는 제1절연층과, 제1절연층의 상면에 소정 형태로 패터닝되며 소정 간격 이격된 소스 및 드레인 전극을 포함하는 반도체층과, 반도체층의 상면에서 소스 및 드레인 전극 사이에 위치하는 제2절연층과, 반도체층의 소스 및 드레인 전극 사이의 측면과 제2절연층의 측면 및 상면에 증착되며 전자 이동 채널과 전자 저장막을 포함하는 메모리층 및, 메모리층의 표면에 증착되어 메모리층의 전자 이동을 조절하는 게이트 전극을 구비한다. 채널폭을 감소시켜 고집적의 대용량 메모리를 구현할 수 있다.
-
公开(公告)号：KR100442815B1
公开(公告)日：2004-10-14
申请号：KR1019980015989
申请日：1998-05-04
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A single electron transistor and a fabricating method thereof are provided to improve reproducibility and homogeneity of a size of an island by using porous silicon as the island of the single electron transistor. CONSTITUTION: A porous silicon layer(40) including apertures having diameters less than 5nm is formed on a substrate(10). A source(20) and a drain(30) are formed on both sides of the porous silicon layer by using a metal. An insulating layer(50) is formed on the porous silicon layer by using an oxide. A gate(60) is formed on the insulating layer. The substrate is formed with an SOI substrate. A thickness of the porous layer is less than 10nm.
-
公开(公告)号：KR100446632B1
公开(公告)日：2004-09-04
申请号：KR1020020062482
申请日：2002-10-14
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , B82Y10/00
CPC classification number: H01L21/28194 , B82Y10/00 , G11C16/0475 , G11C2216/06 , H01L21/28273 , H01L21/28282 , H01L29/42332 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/7885 , H01L29/7887 , H01L29/7888
Abstract: A nonvolatile silicon/oxide/nitride/silicon/nitride/oxide/silicon (SONSNOS) memory is provided. The provided SONSNOS memory includes first and second insulating layers (111a,111b) stacked on the channel of the substrate, first and second dielectric layers (113a,113b) formed on the first insulating layer (111a) and under the second insulating layer (111b), respectively, a group IV semiconductor layer (115), silicon quantum dots, or metal quantum dots interposed between the first and second dielectric layers (113a,113b). The provided SONSNOS memory improves a programming rate and the capacity of the memory.
Abstract translation: 提供非易失性硅/氧化物/氮化物/硅/氮化物/氧化物/硅（SONSNOS）存储器。 所提供的SONSNOS存储器包括堆叠在衬底的沟道上的第一和第二绝缘层（111a，111b），在第一绝缘层（111a）上和第二绝缘层（111b）下方形成的第一和第二介电层（113a，113b） ），第IV族半导体层（115），硅量子点或介于第一和第二介电层（113a，113b）之间的金属量子点。 所提供的SONSNOS存储器提高了编程速率和存储器容量。 ＆lt;图像＆GT; ＆lt;图像＆GT;
-
-
-
-
-
-
-
-
-
Search Results
267
records
(took 0.03 seconds)
