-
公开(公告)号：KR101695353B1
公开(公告)日：2017-01-11
申请号：KR1020100097418
申请日：2010-10-06
Applicant: 삼성전자주식회사
IPC: H01L23/00 , H01L23/498 , H01L23/31 , H01L25/065
CPC classification number: H01L23/49833 , H01L23/3128 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L2224/0361 , H01L2224/03912 , H01L2224/0401 , H01L2224/06155 , H01L2224/06156 , H01L2224/1145 , H01L2224/11452 , H01L2224/11462 , H01L2224/1147 , H01L2224/13005 , H01L2224/13012 , H01L2224/13016 , H01L2224/13082 , H01L2224/13109 , H01L2224/13118 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/13166 , H01L2224/13169 , H01L2224/13171 , H01L2224/13193 , H01L2224/14051 , H01L2224/16145 , H01L2224/16225 , H01L2224/17517 , H01L2224/32145 , H01L2224/32225 , H01L2224/48225 , H01L2224/48227 , H01L2224/73265 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2225/06568 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/0104 , H01L2924/01042 , H01L2924/01044 , H01L2924/01045 , H01L2924/01047 , H01L2924/01049 , H01L2924/01052 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/09701 , H01L2924/15311 , H01L2924/15787 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 범프를통하여회로기판과연결되는반도체패키지가제공된다. 본발명의일 실시예에따른반도체패키지는, 복수개의접속패드가노출되도록형성된반도체칩; 상기각 접속패드상에형성되며, 제1 필라부및 상기제1 필라부상측에형성되는제1 솔더부를포함하는연결용범프들; 상기접속패드주변에서상기접속패드의상부표면보다높은위치에형성되며, 솔더유도부가형성되어있는제2 필라부및 상기제2 필라부상측에형성되는제2 솔더부를포함하는지지용범프들;을포함한다.
Abstract translation: 提供了通过凸块将半导体芯片连接到外部设备的半导体封装。 半导体封装可以包括半导体芯片上的连接焊盘，连接焊盘，并且构造成电连接到连接焊盘，并且在半导体芯片上具有支撑突起，并且被配置为与连接焊盘电隔离。 连接凸起可以包括第一柱和第一焊球，并且支撑凸起可以包括第二柱和第二焊球。 半导体封装还可以包括在第二柱中的焊料通道，其被配置为允许第二焊球的一部分沿着预定方向延伸到焊料通道中。
-
公开(公告)号：KR1020140017809A
公开(公告)日：2014-02-12
申请号：KR1020120084400
申请日：2012-08-01
Applicant: 삼성전자주식회사
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L2224/11 , H01L2224/11849 , H01L2224/13 , H01L2224/1308 , H01L2224/73204 , H01L2924/181 , H01L2924/351 , H01L2924/00 , H01L2924/00012
Abstract: The present invention provides a semiconductor device and a method of forming the same. According to the present invention, the bump of the semiconductor device includes a first bump part which touches the pad of a semiconductor chip, a second bump part which is separated from the first bump part and faces the first bump part, and a middle layer formed between the first bump part and the second bump part. The width of the middle layer can be wider than that of the first and the second bump parts. According to one embodiment of the present invention, the middle layer prevents the deformation of the first and/or the second bump caused by mechanical and/or thermal stress or prevents the breakage or the deformation of the bump by dispersing the stress. Also, according to the present invention, the volume of the bump can be reduced and a micro pitch can be realized.
Abstract translation: 本发明提供一种半导体器件及其形成方法。 根据本发明，半导体器件的突起包括接触半导体芯片的焊盘的第一突起部分，与第一凸起部分分离并面对第一凸起部分的第二凸起部分和形成的中间层 在第一凸起部分和第二凸起部分之间。 中间层的宽度可以比第一和第二凸起部分的宽度宽。 根据本发明的一个实施例，中间层防止由机械和/或热应力引起的第一和/或第二凸起的变形，或通过分散应力来防止凸起的破坏或变形。 此外，根据本发明，可以减小凸块的体积并且可以实现微距。
-
公开(公告)号：KR100867640B1
公开(公告)日：2008-11-10
申请号：KR1020070011895
申请日：2007-02-06
Applicant: 삼성전자주식회사
CPC classification number: G06T1/20
Abstract: 다중 접근 경로를 가지는 이미지 프로세싱 메모리를 포함하는 시스템 온 칩이 개시된다. 시스템 온 칩은 복수개의 서브시스템, 이미지 프로세싱 로직 블록, 이미지 메모리 인터페이스 및 이미지 프로세싱 메모리 블록을 포함한다. 이미지 프로세싱 메모리 블록은 이미지 메모리 인터페이스와 같은 파워 도메인에 속하고 이미지 프로세싱 로직 블록과는 다른 파워 도메인에 속한다. 이미지 프로세싱 로직 블록이 전력 단락 상태에 있는 경우, 이미지 프로세싱 메모리 블록은 시스템의 내부 메모리로 사용될 수 있다.
-
公开(公告)号：KR1020080073380A
公开(公告)日：2008-08-11
申请号：KR1020070011895
申请日：2007-02-06
Applicant: 삼성전자주식회사
CPC classification number: G06T1/20
Abstract: An SoC including an image processing memory equipped with a plurality of access routes is provided to use an image processing memory block as an internal memory of a system when power supplied to an image processing logic block is cut off. A plurality of subsystems(110,120) are respectively connected to a system bus(10). An image processing logic block(130) is connected to the system bus and processes an image. An image memory interface(140) is connected to the system bus and the image processing logic block. An image processing memory block(150) is connected to the image processing logic block and is used for processing the image. The image memory interface is included in a different power domain from the image processing block and is included in the same power domain as the image processing memory block. The image memory interface assigns priority to a first route comprising the image processing logic block and the system bus corresponding to the image processing memory block between the first route and a second route comprising the system bus. The image memory interface controls the route for the image processing memory block depending on power gating of the image processing block.
Abstract translation: 提供包括配备有多个访问路线的图像处理存储器的SoC，以在断开图像处理逻辑块的电力时，使用图像处理存储器块作为系统的内部存储器。 多个子系统（110,120）分别连接到系统总线（10）。 图像处理逻辑块（130）连接到系统总线并处理图像。 图像存储器接口（140）连接到系统总线和图像处理逻辑块。 图像处理存储块（150）连接到图像处理逻辑块，并用于处理图像。 图像存储器接口包括在与图像处理块不同的功率域中，并且被包括在与图像处理存储器块相同的功率域中。 图像存储器接口为包括图像处理逻辑块的第一路由和与第一路由和包括系统总线的第二路由之间的图像处理存储块相对应的系统总线分配优先权。 图像存储器接口根据图像处理块的电源门控来控制图像处理存储器块的路由。
-
公开(公告)号：KR100485787B1
公开(公告)日：2005-04-28
申请号：KR1020020049319
申请日：2002-08-20
Applicant: 삼성전자주식회사
IPC: H01L29/417
CPC classification number: H01P1/127 , H01H57/00 , H01H59/0009 , H01H2057/006
Abstract: 마이크로 스위치가 개시된다. 유전체막은 기판의 상면에 위치하고 그 소정영역의 양측단 또는 일측단에 힌지부가 형성되어 있어 상하로 요동할 수 있는 요동영역을 갖는다. 도전체막은 요동영역의 상면 소정 영역에 형성되어 있다. 제 1 및 제 2도전체는 도전체막의 상방에 소정거리 이격되어 배치된다. 복수의 하부전극은 요동영역 상면에 배치된다. 복수의 상부전극은 복수의 하부전극 상방에 소정거리 이격되어 배치되며, 하부전극과 상호간에 정전기력이 발생시 도전체막을 상부로 이동하여, 제 1 및 제 2도전체와 저항적으로 결합시켜 제 1및 제 2도전체 상호간에 통전이 허용되도록 한다. 이와 같은 마이크로 스위치는 온/오프비율(on/off ratio) 및 분리도(isolation)가 높고, 그 구조가 단순하며 공정이 매우 용이하다.
-
Patent Agency Ranking
公开(公告)号：KR1020020085990A
公开(公告)日：2002-11-18
申请号：KR1020010025570
申请日：2001-05-10
Applicant: 삼성전자주식회사
IPC: H01G5/16
Abstract: PURPOSE: A tunable capacitor using a nonlinear MEMS(Micro Electro Mechanical System) spring is provided to reduce driving voltage and expand the tuning limits by employing a nonlinear unit inducing a nonlinear motion of a spring. CONSTITUTION: A supporting unit(32) is formed on a substrate(31). A spring element(33) is supported by the supporting unit(32). A motion plate(34) is connected to the spring element(33) and located on an upper portion of the substrate(31). A driving unit forms a capacitor structure with the motion plate(34). A nonlinear element(36) is formed between the spring element(33) or the motion plate(34) and the substrate(31) and induces a nonlinear motion of the spring element(33). The nonlinear element(36) adds a sub-spring element to the motion plate(34) and is formed between the sub-spring element and the substrate(31).
Abstract translation: 目的：提供使用非线性MEMS（微机电系统）弹簧的可调谐电容器，以通过采用引起弹簧非线性运动的非线性单元来降低驱动电压并扩大调谐极限。 构成：在基板（31）上形成支撑单元（32）。 弹簧元件（33）由支撑单元（32）支撑。 运动板（34）连接到弹簧元件（33）并且位于基板（31）的上部。 驱动单元与运动板（34）形成电容器结构。 在弹簧元件（33）或运动板（34）和基板（31）之间形成非线性元件（36），并引起弹簧元件（33）的非线性运动。 非线性元件（36）将次弹簧元件添加到运动板（34）并且形成在子弹簧元件和基板（31）之间。
-
公开(公告)号：KR2019980056659U
公开(公告)日：1998-10-15
申请号：KR2019970000695
申请日：1997-01-20
Applicant: 삼성전자주식회사
IPC: B09B3/00
Abstract: 본 고안은 음식물쓰레기를 수용하는 처리조와, 상기 처리조내에서 발생되는 가스를 배출하는 배기관을 갖는 음식물쓰레기 처리장치에 관한 것으로서, 자외선광을 발생시키는 자외선램프와, 상기 자외선램프로 부터 자외선광을 받아, 상기 처리조내에서 발생하는 악취가스의 분해반응을 일으키는 광촉매를 포함하는 광화학적 탈취장치를 갖는 것을 특징으로 한다. 이에 의해서, 처리조내의 음식물쓰레기의 분해가스가 탈취된 후 배출됨으로써 악취문제를 해결할 수 있다.
-
-
公开(公告)号：KR2019970027312U
公开(公告)日：1997-07-24
申请号：KR2019950041158
申请日：1995-12-14
Applicant: 삼성전자주식회사
Inventor： 박선희
IPC: B09B5/00
Abstract: 본고안은음식물쓰레기처리기에관한것으로서, 하우징과, 상기하우징내에설치되어음식물쓰레기를수용하는처리조와, 상기처리조내의음식물쓰레기를교반하는교반봉과, 상기교반봉을구동시키는교반구동모터를갖는음식물쓰레기처리기에있어서, 상기교반봉의회전반경방향외측에서상기교반봉과역방향으로회전구동될수 있는역교반장치를포함하는것이다. 이에의해, 교반효과를극대화하여음식물쓰레기의처리효율을높이고음식물쓰레기의고형화를방지할수 있다.
-
公开(公告)号：KR101742176B1
公开(公告)日：2017-05-31
申请号：KR1020110009334
申请日：2011-01-31
Applicant: 삼성전자주식회사
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/522 , H01L21/76829 , H01L2924/0002 , H01L2924/00
Abstract: 반도체소자및 그제조방법에서, 기판상에제1 층간절연막을형성한다. 상기제1 층간절연막을관통하여제1 연결배선을형성한다. 상기제1 층간절연막상에식각저지막및 제2 층간절연막을형성한다. 또한, 상기제2 층간절연막및 식각저지막을관통하여, 상기제1 연결배선과전기적으로접촉하는제2 연결배선과, 상기제2 연결배선들사이에배치되고전기적으로고립된더미패턴을형성한다.
Abstract translation: 在半导体器件及其制造方法中，第一层间绝缘膜形成在基板上。 并且穿过第一层间绝缘膜形成第一连接布线。 蚀刻停止膜和第二层间绝缘膜形成在第一层间绝缘膜上。 第二连接布线，其贯穿第二层间绝缘膜和蚀刻停止膜并且与第一连接布线电接触;以及电绝缘虚设图案，其设置在第二连接布线之间。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.023 seconds)
