동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템
    32.
    发明公开
    동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템 审中-实审
    数据发送装置,用于在运行时改变时钟信号,包括数据接口系统

    公开(公告)号:KR1020170016255A

    公开(公告)日:2017-02-13

    申请号:KR1020150109741

    申请日:2015-08-03

    CPC classification number: H04B15/02 H03L7/22 H04B17/0085

    Abstract: 동작중에클락을변경할수 있는데이터송신장치및 이를포함하는데이터인터페이스시스템이개시된다. 본발명의데이터송신장치는송신링크모듈, 송신 D-PHY 모듈을포함하며, 상기송신 D-PHY 모듈은기준클락을수신하여제1 클락을발생하는제1 위상동기루프, 상기기준클락을수신하여상기제1 클락과다른주파수를가지는제2 클락을출력하는제2 위상동기루프, 선택신호에따라상기제1 클락및 상기제2 클락중 어느하나를클락신호로선택하여출력하는멀티플렉서, 및클락신호에응답하여, 병렬데이터를직렬데이터로변환하여출력하는데이터전송부를포함한다.

    Abstract translation: 在示例实施例中,数据传输装置包括被配置为产生参考时钟信号和传输D-PHY模块的传输链路模块。 传输D-PHY模块包括被配置为接收参考时钟信号并产生第一时钟信号的第一锁相环。 传输D-PHY模块还包括被配置为接收参考时钟信号并产生具有与第一时钟信号不同的频率的第二时钟信号的第二锁相环。 传输D-PHY模块还包括多路复用器,其被配置为根据选择信号选择并输出第一和第二时钟信号中的一个作为时钟信号。 传输D-PHY模块还包括数据发射机,其被配置为响应于时钟信号将并行数据转换为串行数据,以传输到接收机。

    배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법
    33.
    发明授权
    배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법 有权
    用于图案化布线的蚀刻剂和使用蚀刻剂制造薄膜晶体管阵列面板的方法

    公开(公告)号:KR100945583B1

    公开(公告)日:2010-03-08

    申请号:KR1020030034007

    申请日:2003-05-28

    Abstract: 우선, 절연 기판의 상부에 MoW alloy의 하부막과 AlNd alloy의 상부막을 차례로 적층한 다음 50-60% 범위의 인산, 6-10% 범위의 질산, 15-25% 범위의 초산 및 2-5%의 안정제(stabilizer)와 나머지 초순수를 포함하는 식각액으로 패터닝하여 게이트 전극을 포함하는 게이트선을 형성한다. 이어, 게이트 절연막 및 반도체층을 차례로 형성한 다음, MoW alloy의 도전막을 적층하고 게이트선용 식각액과 동일한 식각액으로 패터닝하여 소스 전극을 가지는 데이터선 및 드레인 전극을 을 형성한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극을 드러내는 접촉 구멍을 형성한 다음, 보호막의 상부에 IZO를 적층한 다음 게이트선 및 데이터선을 식각한 식액으로 패터닝하여 드레인 전극과 연결되는 화소 전극을 형성한다.
    몰리브덴, 알루미늄, 습식식각, 식각액, IZO

    멀티 번인 테스트 방법
    34.
    发明公开
    멀티 번인 테스트 방법 无效
    管理多重测试的方法

    公开(公告)号:KR1020100002357A

    公开(公告)日:2010-01-07

    申请号:KR1020080062214

    申请日:2008-06-30

    Abstract: PURPOSE: A multi burn-in test method is provided to maximize a production yield by balancing the stress applied to a specific defect of a node, thereby preventing the deterioration of a specific circuit. CONSTITUTION: A pre-test executes in order to detect for defects in a semiconductor chip(S100). A burn-in board is installed in a chamber(S200). A burn-in test executes after multi-stress is applied to the pre-tested semiconductor chip(S300). A post-test executes to detect for defects in the burn-in tested semiconductor chip(S400). The burn-in test checks the semiconductor chip and metal wiring. The burn-in board is extracted from a chamber(S500).

    Abstract translation: 目的:提供一种多重老化测试方法,通过平衡应用于节点的特定缺陷的应力来最大化产量,从而防止特定电路的劣化。 构成:为了检测半导体芯片中的缺陷,执行预测试(S100)。 老化板安装在室内(S200)。 在将多重应力施加到预先测试的半导体芯片上之后执行老化测试(S300)。 执行后验测试以检测老化测试半导体芯片中的缺陷(S400)。 老化测试检查半导体芯片和金属布线。 从室中取出老化板(S500)。

    세정력 측정 시료 및 이의 측정 방법
    35.
    发明授权
    세정력 측정 시료 및 이의 측정 방법 失效
    用于测量洗涤剂清除剂的样品和方法

    公开(公告)号:KR100926302B1

    公开(公告)日:2009-11-12

    申请号:KR1020020087955

    申请日:2002-12-31

    Abstract: 세정제의 특성을 판단할 수 있는 세정력 측정 시료 및 이의 제조 방법이 개시되어 있다. 게이트 전극의 상면에 게이트 절연막을 형성하고, 게이트 절연막의 표면을 세정제로 세정한 후 게이트 절연막의 표면에 채널층을 형성한다. 채널층의 상면에는 유동성이 있는 금속인 수은으로 소오스 전극 및 드레인 전극을 형성한다. 게이트 전극에 게이트 전압, 소오스 전극에 테스트 전압을 가해 소오스로부터 드레인으로 전류가 흐르도록 한다. 전류량이 많을수록 세정제의 특성이 향상되는 것을 감안하여 세정제의 세정력을 측정한다. 이로써, 세정제의 세정력을 측정하는데 필요한 시료의 제조 과정을 크게 단축시키고, 세정제의 고유한 특성을 정확하게 판단할 수 있도록 한다.
    세정제, 세정력 측정 시료

    금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
    36.
    发明授权
    금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 失效
    用于生产金属图案形成方法以及使用该薄膜晶体管基板的方法。

    公开(公告)号:KR100878268B1

    公开(公告)日:2009-01-13

    申请号:KR1020020032328

    申请日:2002-06-10

    Abstract: 본 발명은 금속 패턴과 하부층과의 접합성을 강화할 수 있는 금속 패턴의 형성방법과 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것으로 제1 감광성 유기 금속 착제를 도포하여 접합용 유기 금속층을 형성하는 단계, 접합용 유기 금속층 위에 금속을 포함한 제2 감광성 유기 금속 착제를 도포하여 배선용 유기 금속층을 형성하는 단계, 배선용 유기 금속층 및 접합용 유기 금속층을 광마스크를 통해 노광하는 단계, 배선용 유기 금속층, 접합용 유기 금속층을 현상하여 접합용 금속 패턴, 배선용 금속 패턴의 이중층인 금속 패턴을 형성하는 단계를 포함한다.
    박막트랜지스터기판, 유기금속착제, 은배선, 반사전극

    Abstract translation: 本发明包括:形成第一有机金属层1的步骤,一个光敏涂层粘结到制造使用形成可提高金属图案和下层之间的粘合性能的金属图案的方法中的TFT阵列面板的方法,该有机金属配合物和本,结 该方法包括涂覆第二光敏有机金属配合物,包括用于形成布线有机金属层,通过光学掩模,对布线有机金属层暴露所述有机金属层上的金属和粘结有机金属层,布线有机金属层,粘接有机金属层 发展到包括形成金属图案接合,布线金属图案的金属图案的双层的步骤。

    박막 트랜지스터 기판 및 그의 제조 방법
    38.
    发明授权
    박막 트랜지스터 기판 및 그의 제조 방법 失效
    薄膜晶体管阵列面板及其制造方法

    公开(公告)号:KR100870019B1

    公开(公告)日:2008-11-21

    申请号:KR1020020056767

    申请日:2002-09-18

    Abstract: 본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되며 주사 신호를 전달하기 위한 게이트 배선, 게이트 배선과 절연하여 교차하도록 형성되며 화상 신호를 전달하는 데이터 배선을 포함하여 이루어지는 박막 트랜지스터 기판에 있어서, 게이트 배선 또는 데이터 배선 중 적어도 하나의 배선은 제1 몰리브덴층, 알루미늄 네오디뮴층, 제2 몰리브덴층이 순차적으로 적층되어 있는 삼중층으로 이루어진다.
    박막트랜지스터기판, 저저항, 배선

    박막 트랜지스터 기판
    39.
    发明授权
    박막 트랜지스터 기판 失效
    薄膜晶体管阵列面板

    公开(公告)号:KR100870008B1

    公开(公告)日:2008-11-21

    申请号:KR1020020039748

    申请日:2002-07-09

    Abstract: 본 발명은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
    박막트랜지스터기판, 구리, 배선

    몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
    40.
    发明授权
    몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 失效
    制造MoW薄膜图案的方法和制造使用其的液晶显示装置的薄膜晶体管的方法

    公开(公告)号:KR100853718B1

    公开(公告)日:2008-08-25

    申请号:KR1020020031419

    申请日:2002-06-04

    Abstract: 식각 특성이 우수한 MoW 박막 패턴의 형성 방법 및 이를 이용한 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 먼저, MoW 박막은 상온∼80℃의 온도 범위에서 0.010∼0.015 Å/Ws 의 증착 속도로 스퍼터링하여 형성하도록 한다. 형성되는 MoW 박막을 식각하여 MoW 박막 패턴을 제조하도록 한다. 형성된 패턴은 잔사나 얼룩이 없고, 이중막으로 형성하고 식각한 경우에는 막간 장차도 생성되지 않을 뿐만 아니라 깨끗한 패턴으로 얻어진다. 따라서 이러한 방법을 적용하여 제조되는 MoW 박막 패턴을 액정 표시 장치의 박막 트랜지스터용 기판에서 게이트 배선이나 데이터 배선용으로 적용시에 우수한 품질을 갖는 기판을 제조할 수 있다.

Patent Agency Ranking